发明名称 半导体装置
摘要 本发明的半导体装置,对应光检测器的受光部,在层间绝缘膜上设置开口部。沿着受光部(4)和电路部(6)之间的边界,在布线构造层90内用金属材料形成包围开口部(120)的隔壁,该隔壁通过对配置在受光部(4)外周的分离区域(74)的多段构成的接触构造形成。具体地来说,在布线构造层(90)被层叠的各Al层(94、98、102)下的层间绝缘膜(92、96、100)上,沿着受光部(4)的外周形成沟槽(134),在这些沟槽上埋入各Al层,形成沿着周边延长的塞子(136)。通过沿着外周配置的电极(130)使这些各层的塞子(136)连成纵向,构成壁。通过此隔壁,能够阻止从开口部壁面来的吸湿或光的侵入,抑制受光部周围的电路元件的特性变动或布线劣化。
申请公布号 CN101276825B 申请公布日期 2012.06.20
申请号 CN200810087612.3 申请日期 2008.03.25
申请人 三洋电机株式会社;三洋半导体株式会社 发明人 长谷川昭博
分类号 H01L27/144(2006.01)I;H01L23/00(2006.01)I;H01L23/522(2006.01)I 主分类号 H01L27/144(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 李贵亮
主权项 一种半导体装置,在公共的半导体基板上邻接配置有受光部和电路部,具有:布线构造层,其层叠在上述半导体基板上并包括层间绝缘膜;上述布线构造层的开口部,其形成在上述受光部的位置;隔壁,其沿着上述受光部和上述电路部之间的边界与上述开口部邻接而形成于上述布线构造层内,且由金属材料构成,上述半导体基板由P型硅基板、和其上的杂质浓度比P型硅基板低、具有高阻抗比的外延层构成,在上述受光部中,在上述外延层的表面上形成有P+型分离区域和n+型阴极区域,上述P+型分离区域与P型硅基板一起构成光电二极管的阳极,n+型阴极区域构成光电二极管的阴极,P+型分离区域,由配置在n+型阴极区域之间、具有分离光电二极管相互间作用的内侧部分和配置成包围光电二极管全体、沿着受光部的外周形成的具有分离受光部和电路部的作用的外周部分组成,其中从设置在外周部分的上述分离区域的截断部分向外拉长上述阴极区域,上述半导体装置还具有:布线,其形成于上述布线构造层;沟槽部,其在上述层间绝缘膜上沿着上述边界形成为带状,并贯通该层间绝缘膜;和塞子部,其被埋设在上述沟槽部中并由金属材料构成,上述隔壁,其包括上述塞子部而构成,并通过电气地连接上述布线和设置在外周部分的上述分离区域的接触构造而形成,将设置在外周部分的上述分离区域设定为与连接上述布线的电源相对应的电位。
地址 日本国大阪府