发明名称 半导体集成电路
摘要 抑制具有宏单元的半导体集成电路的面积。半导体集成电路,具有:含有多个电路元件的宏单元;供给上述宏单元第一电位的第一宏单元用电源布线;设置在与上述第一宏单元用电源布线同一布线层中,供给上述宏单元第二电位的第二宏单元用电源布线。上述第一及第二宏单元用电源布线,设置在上述宏单元上,上述第二宏单元用电源布线,设置为沿上述第一宏单元用电源布线的长边方向即第一方向延伸。
申请公布号 CN101159264B 申请公布日期 2012.06.13
申请号 CN200710162930.7 申请日期 2007.09.27
申请人 松下电器产业株式会社 发明人 友谷裕司
分类号 H01L27/02(2006.01)I;H01L23/528(2006.01)I 主分类号 H01L27/02(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 汪惠民
主权项 一种半导体集成电路,包括:宏单元,具有多个电路元件,第一宏单元用电源布线,将第一电位供给上述宏单元,上述第一宏单元用电源布线具有在第一方向上延伸的长边、比上述长边短的短边,以及两个末端部分;以及第二宏单元用电源布线,设置在与上述第一宏单元用电源布线同一布线层中,将第二电位供给上述宏单元,上述第二宏单元用电源布线具有在第一方向上延伸的长边、比所述第二宏单元用电源布线的长边短的短边,以及两个末端部分,其特征在于:上述第一及第二宏单元用电源布线,设置在上述宏单元上,上述第一宏单元用电源布线和上述第二宏单元用电源布线,设置在上述第一方向上的同一直线上,从而上述第一宏单元用电源布线的两个末端部分和上述第二宏单元用电源布线的两个末端部分设置在上述同一直线上。
地址 日本大阪府