一种时钟信号丢失检测电路及方法

摘要

本发明公开了一种时钟信号丢失检测电路及方法，电路包括分频模块、计数模块、移位模块、比较模块和检测模块。方法用低频时钟检测高频时钟，实现过程分为五个部分：分频部分、计数部分、移位部分、比较部分、检测部分。本发明提供的时钟信号丢失检测电路及方法通过检测时钟信号是否丢失，以保证集成电路系统能够正常操作，节省逻辑资源，提高集成电路系统的整体性能。并且在IP模块复用的专用集成电路设计中提供一种通用的解决方法，缩短产品研制时间，同时降低设计成本。

主权项

一种时钟信号丢失检测电路，其特征在于：包括分频模块、计数模块、移位模块、比较模块和检测模块；所述分频模块的输出端连接移位模块的输入端；所述移位模块的输出端连接比较模块；所述比较模块的输出为计数器的重载信号；所述检测模块在检测时钟的上升沿触发时，根据计算模块的计数值是否为0来判断被检测时钟是否丢失。