发明名称 高速高密度以NAND为基础的双晶体管-NOR闪存的新构成
摘要 一种双晶体管NOR闪存单元具有由以NAND为基础的制程制造的一对称的源极和漏极结构。该闪存单元包括由双多晶NMOS浮动栅极晶体管制造的存储晶体管和由双多晶NMOS浮动栅极晶体管制造的存取晶体管,具有被短路的poly1和poly2的poly1 NMOS晶体管,或是单多晶的poly1或poly2 NMOS晶体管。该闪存单元透过使用Fowler-Nordheim信道隧道程序完成编程和抹除。一种以NAND为基础的闪存器件包括平行排列于与字符线垂直的位线和源极线的快闪单元阵列。为闪存器件设计写行译码器和读行译码器,以在页、区块、扇区或芯片中的预先编程验证、抹除验证和编程、读操作中为闪存阵列提供适当电压。
申请公布号 CN102498475A 申请公布日期 2012.06.13
申请号 CN201080030077.3 申请日期 2010.07.02
申请人 柰米闪芯积体电路有限公司 发明人 李武开;许富菖
分类号 G06F12/00(2006.01)I 主分类号 G06F12/00(2006.01)I
代理机构 北京华夏博通专利事务所 11264 代理人 刘俊
主权项 一种以NAND为基础的双晶体管‑NOR(2T‑NOR)闪存阵列,其特征在于,包括:多个以NAND为基础的2T‑NOR快闪单元,以一二维阵列安排,其中具有多行和多列,每一所述以NAND为基础的2T‑NOR快闪单元包含具有一单元栅极、一源极和一漏极的一存储晶体管、以及具有一选择栅极、一源极和一漏极的一存取晶体管,所述存取晶体管的所述源极串连所述存储晶体管的所述漏极;多个字符线,每一所述字符线连接一行所述2T‑NOR快闪单元的所述单元栅极,所述字符线指向X方向;多个选择栅极线,每一所述选择栅极线连接一行所述2T‑NOR快闪单元的所述选择栅极;多个源极线,每一所述源极线仅连接一列所述2T‑NOR快闪单元的所述存储晶体管的所述源极,所述源极线指向Y方向与所述字符线垂直;以及多个位线,每一所述位线仅连接一列所述2T‑NOR快闪单元的所述存取晶体管的所述漏极,所述位线与所述源极线平行;其中所述以NAND为基础的2T‑NOR闪存阵列划分成多个记忆扇区,每一记忆扇区具有多个记忆区块,每一记忆区块具有多个记忆页,每一记忆页具有一行含有一字符线与一选择栅极线以NAND为基础的所述2T‑NOR快闪单元。
地址 美国加州