发明名称 一种基于系统级芯片的高速数据流加密传输方法
摘要 一种基于系统级芯片的高速数据流加密传输方法,涉及计算机技术领域。本发明的方法步骤为:①在第n个周期,通讯接口一接收数据包a并存放在RAM1内;RAM2中的数据包b加密;RAM3中经加密的数据包d信息经通讯接口二发送出去;②在第n+1个周期,RAM1中的数据包a加密;RAM2中经加密的数据包b信息经通讯接口二发送出去;通讯接口一接收数据包e并存放在RAM3内;③在第n+2个周期,RAM1中经加密的数据包a信息经通讯接口二发送出去;通讯接口一接收数据包c并存放在RAM2内;RAM3中的数据包e加密。本发明利用系统级芯片SOC内的硬件模块完成数据的加密和高速传输功能,具有安全度高、传输速度快的特点。
申请公布号 CN102012882B 申请公布日期 2012.06.13
申请号 CN200910092278.5 申请日期 2009.09.08
申请人 同方股份有限公司 发明人 刘曼;艾方;李伟;文胜利
分类号 G06F13/38(2006.01)I;G06F9/38(2006.01)I 主分类号 G06F13/38(2006.01)I
代理机构 代理人
主权项 一种基于系统级芯片的高速数据流加密传输方法,它使用的系统级芯片包括通讯接口一、加密模块和通讯接口二,通讯接口一和加密模块相互连接,加密模块和通讯接口二相互连接,通讯接口一的输入端和通讯接口二的输出端分别连接数据通路,系统级芯片上还包括分别对通讯接口一、加密模块和通讯接口二进行控制的CPU以及在同一周期内分别对应三个不同数据包的三个随机存储模块RAM1、RAM2和RAM3,其步骤为:①n为自然数,在第n个周期,通讯接口一从数据通路接收数据包a并存放在RAM1内;加密模块对RAM2中的数据包b进行加密;RAM3中经加密的数据包d信息经通讯接口二发送出去;②在第n+1个周期,加密模块对RAM1中的数据包a加密;RAM2中经加密的数据包b信息经通讯接口二发送出去;通讯接口一从数据通路接收数据包e并存放在RAM3内;③在第n+2个周期,RAM1中经加密的数据包a信息经通讯接口二发送出去;通讯接口一从数据通路接收数据包c并存放在RAM2内;加密模块对RAM3中的数据包e加密。
地址 100083 北京市海淀区同方科技广场A座2901