一种格雷码双边沿触发计数器

摘要

本发明公开了一种格雷码双边沿触发计数器，模N的计数器由N+1组触发器组合构成，每组触发器主要由两个受控条件相异的锁存器和附加逻辑电路构成；每组触发器包括一个正向输出和一个反向输出，反向输出提前正向输出半个周期，第一组触发器输出计数器的CNT[0]位，第N组触发器输出计数器的第CNT[N-1]位，第N+1组触发器的输出作为第一组触发器的输入；第二组触发器的输入由第一组触发器的反向输出与CNT[N+1]经或非门后得到；第M级的输入由CNT[0]的反向输出和CNT[M-2:1]的正向输出以及第N+1级的反向输出经与非门后，将与非门的输出与M-1级触发器组合的反向输出经或非门后得到。

主权项

一种格雷码双边沿触发计数器，其特征在于：模N的计数器由N+1组触发器组合构成，其中，每组触发器包括两个受控条件相异的锁存器；所述锁存器包括正向输入端D和反向输入端DB、正向输出端Q和反向输出端QB，第一组触发器为下降沿触发器，其中，第一锁存器的正向输出端Q和反向输出端QB分别连接第二锁存器的正向输入端D和反向输入端DB，第二锁存器的反向输出端QB与时钟信号经过异或门连接第一锁存器的反向输入端，异或门信号还经过非门连接第一锁存器的正向输入端；其中第一锁存器的反向输出端QB经过一非门后作为触发器的反向输出端INV，第二锁存器的正向输出端Q作为触发器的正向输出端OUT；第二组至第N+1组触发器为上升沿触发器，其中，第二锁存器的正向输出端Q和反向输出端QB分别连接第一锁存器的正向输入端D和反向输入端DB，第一锁存器的反向输出端QB与时钟信号经过异或门连接第二锁存器的反向输入端，异或门信号还经过非门连接第二锁存器的正向输入端；其中第二锁存器的反向输出端QB经过一非门后作为触发器的反向输出端INV，第一锁存器的正向输出端Q作为触发器的正向输出端OUT；每组触发器的反向输出和正向输出端分别处于触发器的两个时钟边沿，且反向输出提前正向输出半个周期；第一组触发器输出计数器的CNT[0]位，第N组触发器输出计数器的第CNT[N‑1]位，第N+1组触发器的输出作为第一组触发器的输入；第二组触发器的输入由第一组触发器的反向输出与CNT[N+1]经或非门后得到；第M级的输入由CNT[0]的反向输出和CNT[M‑2:1]的正向输出以及第N+1级的反向输出经与非门后，将与非门的输出与M‑1级触发器组合的反向输出经或非门后得到，其中M为2<=M<=N+1的自然数。