| 发明名称 | 一种半导体结构及其制造方法 | ||
| 摘要 | 一种半导体结构的制造方法，该方法包括以下步骤：提供衬底(100)，在所述衬底(100)上形成伪栅堆叠、在所述伪栅堆叠侧壁形成侧墙(240)、以及在所述伪栅堆叠两侧形成源/漏区(110)以及源/漏延伸区(111)；去除至少部分所述侧墙(240)，以暴露至少部分所述源/漏延伸区(111)；在所述源/漏区(110)以及暴露的所述源/漏延伸区(111)上形成接触层(112)，所述接触层(112)为CoSi2、NiSi或者Ni(Pt)Si2-y中的一种或其组合且所述接触层(112)的厚度小于10nm。相应地，本发明还提供一种半导体结构。利于降低接触电阻，还可以使该半导体结构在后续的高温工艺中保持良好的性能。 | ||
| 申请公布号 | CN102487015A | 申请公布日期 | 2012.06.06 |
| 申请号 | CN201010572616.8 | 申请日期 | 2010.12.03 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 尹海洲;罗军;骆志炯;朱慧珑 |
| 分类号 | H01L21/336(2006.01)I;H01L21/28(2006.01)I;H01L21/283(2006.01)I;H01L29/78(2006.01)I;H01L29/45(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人 | 朱海波 |
| 主权项 | 一种半导体结构的制造方法，该方法包括以下步骤：a) 提供衬底(100)，在所述衬底(100)上形成伪栅堆叠、在所述伪栅堆叠侧壁形成侧墙(240)、在所述伪栅堆叠两侧形成源/漏区(110)以及源/漏延伸区(111)；b) 去除至少部分所述侧墙(240)，以暴露至少部分所述源/漏延伸区(111)；c) 在所述源/漏区(110)以及暴露的所述源/漏延伸区(111)上形成接触层(112)，所述接触层(112)为CoSi2、NiSi或者Ni(Pt)Si2‑y中的一种或其组合且所述接触层(112)的厚度小于10nm。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||