半导体器件及使用该半导体器件的半导体集成电路

摘要

本发明提供一种半导体器件及使用该半导体器件的半导体集成电路，其根据电路的动作特性，灵活使用具有背栅的MOS，在宽度较宽的温度范围内实现高速且低功率的LSI。本发明使用具有薄膜埋入氧化膜层的FD-SOI，将薄膜埋入氧化膜层的下层半导体区域作为背栅，在逻辑电路块中，块中的负荷较轻的逻辑电路，适合块激活地从块外控制背栅的电压。在产生该背栅驱动信号的电路、以及电路块输出部等负荷较重的逻辑电路，使用连接了栅极和背栅的晶体管，利用栅极输入信号直接控制背栅。

主权项

一种半导体器件，包括：多个电路块，所述电路块在半导体衬底上具有由第一晶体管构成的第一电路的第一电路形成区域和由第二晶体管构成的第二电路的第二电路形成区域，其中，上述第一晶体管具有：通过第一埋入氧化膜在半导体衬底上形成的第一半导体层；形成在上述第一半导体层且具有上述第一半导体层厚度的第一源极区域和第一漏极区域；形成在上述第一半导体层且被上述第一源极区域和上述第一漏极区域夹持的第一沟道区域，上述第一沟道区域是完全耗尽型区域；通过第一栅极绝缘膜形成在上述第一沟道区域的第一主面侧的第一栅极；由与上述第一埋入氧化膜下表面接触且与上述第一栅极电连接而形成的导电层构成的第二栅极；以及包围上述第一半导体层周围而形成在上述半导体衬底上的第一绝缘分离层，其中上述第二晶体管具有：通过第二埋入氧化膜在半导体衬底上形成的第二半导体层；形成在上述第二半导体层且具有上述第二半导体层厚度的第二源极区域和第二漏极区域；形成在上述第二半导体层且被上述第二源极区域和上述第二漏极区域夹持的第二沟道区域，上述第二沟道区域是完全耗尽型区域；通过第二栅极绝缘膜形成在上述第二沟道区域的第一主面侧的第三栅极；由与上述第二埋入氧化膜下表面接触而形成的导电层构成的第四栅极；以及包围上述第二半导体层周围而形成在上述半导体衬底上的第二 绝缘分离层，上述第一晶体管的上述第一栅极与上述第二栅极电连接，上述第二晶体管独立地对上述第三栅极和上述第四栅极的每一个进行电控制，通过由上述第一晶体管构成的电源切换开关，对所希望的上述电路块施加电源电压。