发明名称 |
通过覆盖集成层形成电路的方法 |
摘要 |
一种通过覆盖集成层形成电路的方法。在该形成电路组件的方法中提供了基板,该包括多个构成电路的第一部分。第一部分的表面比形成所述电路的其他部分的表面高。通过真空中的一种或多种阴影掩模汽相沉积工艺在基板上沉积所有的部分。对覆盖所有部分的光致抗蚀剂进行硬化,然后磨除光致抗蚀剂,直到第一部分的表面暴露出来而其他部分的表面没有暴露出来,并使已磨除的光致抗蚀剂的表面和第一部分的暴露表面处于同一水平。通过在真空中进行阴影掩模汽相沉积工艺在第一部分的暴露表面上沉积第二部分,使之达到已磨除的光致抗蚀剂的顶部表面的高度。 |
申请公布号 |
CN101409217B |
申请公布日期 |
2012.06.06 |
申请号 |
CN200810167076.8 |
申请日期 |
2008.10.08 |
申请人 |
阿德文泰克全球有限公司 |
发明人 |
托马斯·彼得·布罗迪 |
分类号 |
H01L21/00(2006.01)I;H01L21/027(2006.01)I;H01L21/82(2006.01)I;C23C14/04(2006.01)I;C23C14/56(2006.01)I |
主分类号 |
H01L21/00(2006.01)I |
代理机构 |
北京天昊联合知识产权代理有限公司 11112 |
代理人 |
陈源;张天舒 |
主权项 |
一种在基板上形成电路组件的方法,包括:(a)通过阴影掩模汽相沉积工艺在基板的一部分上沉积第一金属部分;(b)在基板上沉积光致抗蚀剂,使光致抗蚀剂覆盖第一金属部分和环绕第一金属部分的区域;(c)使沉积在基板上的光致抗蚀剂硬化;以及(d)对已硬化的光致抗蚀剂进行磨除,直到第一金属部分的表面暴露出来并且已硬化的光致抗蚀剂的表面与第一金属部分的暴露表面处于同一水平。 |
地址 |
英属维尔京群岛托托拉岛 |