| 发明名称 | MOSFET及其制造方法 | ||
| 摘要 | 本申请公开了一种MOSFET及其制造方法，其中所述MOSFET包括SOI晶片，所述SOI晶片包括底部的半导体衬底、第一氧化物埋层和第一半导体层；源区和漏区，形成在第一半导体层中；沟道区，形成在第一半导体层中，沟道区夹在源区和漏区之间；栅叠层，包括位于第一半导体层上的栅介质层以及栅极导体；其中，所述MOSFET还包括在半导体衬底中形成的位于沟道下方的背栅，背栅具有不均匀掺杂分布，以及第一氧化物埋层作为背栅的栅介质层。该MOSFET可以通过改变背栅中的掺杂类型和/或掺杂分布而实现对阈值电压的调节，并且减小了源区和漏区之间的漏电流。 | ||
| 申请公布号 | CN102487084A | 申请公布日期 | 2012.06.06 |
| 申请号 | CN201010573334.X | 申请日期 | 2010.12.03 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 朱慧珑;许淼;梁擎擎 |
| 分类号 | H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L21/762(2006.01)I;H01L21/265(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 王波波 |
| 主权项 | 一种MOSFET，包括SOI晶片，所述SOI晶片包括底部的半导体衬底、位于底部半导体衬底上的第一氧化物埋层和位于第一氧化物埋层上的第一半导体层；源区和漏区，形成在第一半导体层中；沟道区，形成在第一半导体层中，沟道区夹在源区和漏区之间；栅叠层，包括位于第一半导体层上的栅介质层、以及位于栅介质层上的栅极导体；其中，所述MOSFET还包括在半导体衬底中形成的位于沟道下方的背栅，背栅具有不均匀掺杂分布，以及第一氧化物埋层作为背栅的栅介质层。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||