| 摘要 |
<p>지연고정루프회로의 동작을 제어하기 위한 회로 및 이를 구비하는 반도체 장치에 관한 것으로서, 소스 클록에 응답하여 딜레이 쉬프팅 업데이트 주기마다 순차적으로 토글링되는 다수의 타이밍 펄스를 생성하되, 소스 클록의 주파수에 따라 생성되는 타이밍 펄스의 개수가 변동하는 타이밍 펄스 생성부와, 각각의 타이밍 펄스에 의해 정의된 시점에서 소스 클록과 피드백 클록의 위상을 비교하고, 비교결과에 대응하여 소스 클록의 클록에지에 대응된 내부 클록의 위상을 지연시키기 위한 클록지연부, 및 클록지연부의 출력클록에 내부클록 경로의 실제 지연조건을 반영하여 피드백 클록으로서 출력하기 위한 지연복제모델부를 구비하는 지연고정루프회로를 제공한다.</p> |
