ADDRESS MULTIPLEXING IN PSEUDO-DUAL PORT MEMORY

摘要

의사-듀얼 포트 메모리 어드레스 멀티플렉싱 시스템은 단일 클록 사이클 동안에 수행될 리드 요청 및 라이트 요청을 식별하도록 동작하는 제어 회로(103)를 포함한다. 자체 시간 트랙킹 회로(105)는 리드 동작을 모니터링하고 상기 리드 동작이 완료된 것으로 결정될 때에 스위칭 신호(WCLK)를 발생시킨다. 멀티플렉서(104)는 적절한 시간에 메모리 어드레스 유닛에 리드 어드레스 및 라이트 어드레스를 적절하게 제공하기 위해 스위칭 신호에 응답적이다.