发明名称 METHOD FOR FORMING SEMICONDUCTOR DEVICE
摘要 <p>본 발명의 목적은 반도체 소자의 형성 방법에 관한 것으로, 하나의 반도체 소자에 NMOS 트랜지스터 및 PMOS 트랜지스터를 동시에 형성하는 듀얼 게이트 구조에 있어서, 게이트 폴리실리콘층에 P형 및 N형 불순물 이온을 주입한 후 동일한 식각 공정을 수행하여 게이트를 형성하는 방법을 사용할 경우 N형 또는 P형 폴리실리콘층의 식각 선택비가 서로 상이하여 정상적인 게이트 모양이 형성되지 못하는 문제를 해결하기 위하여, P형 게이트 및 N형 게이트의 폴리실리콘층을 각각 다마신 공정을 이용하여 형성하되, P형 및 N형 게이트 예정 영역의 다마신 패턴 표면에 질화막을 형성하여 고농도의 이온이 주입된 폴리실리콘층을 형성할 수 있으며 게이트의 모양을 정상적으로 형성할 수 있는 발명에 관한 것이다.</p>
申请公布号 KR101150494(B1) 申请公布日期 2012.06.04
申请号 KR20060006988 申请日期 2006.01.23
申请人 发明人
分类号 H01L21/8238 主分类号 H01L21/8238
代理机构 代理人
主权项
地址