一种单电感双输出DC-DC开关电源的控制电路

摘要

一种单电感双输出DC-DC开关电源的控制电路，在一块芯片中集成两个DC-DC变换器，产生两种电压的输出，两输出支路共用一个电感，在每个输出支路的输出端设置分时导通开关，将一个时钟周期划分为多个单元，在每一时钟周期划分单元中，单独对一路输出进行控制，其特征在于：设置包括两个比较器构成的次环路和包括数字逻辑电路构成的选通信号产生选择电路来控制次环路功率管，使两路输出的负载电流大小任意，每个开关周期内，均向两个支路发送控制选通信号，且两个选通信号相互反相，使得两个次级开关在电感电流上升和下降阶段内分别开启和关断一次，实现两支路的稳定输出。

主权项

一种单电感双输出DC‑DC开关电源的控制电路，在一块芯片中集成两个DC‑DC变换器，产生两种电压的输出，两输出支路共用一个电感，在每个输出支路的输出端设置分时导通开关，将一个时钟周期划分为多个单元，在每一时钟周期划分单元中，单独对一路输出进行控制；设有主环路控制电路、次环路控制电路、驱动电路、电压采样电路及功率级电路，主环路控制电路输出连接次环路控制电路，主环路控制电路还与驱动电路双向连接，次环路控制电路输出连接驱动电路，驱动电路输出连接功率级电路，功率级电路输出通过电压采样电路分别与主环路控制电路及次环路控制电路连接，功率级电路输出还连接主环路控制电路，其特征在于：次级环路控制电路包括第一电压比较器和第二电压比较器， 第一电压比较器的正输入端接基准电压，负输入端接第一支路采样电压信号，第二电压比较器的正端输入接第二支路采样电压信号，负端输入接基准电压；设置一个连接于次级环路控制电路和驱动电路之间的选通信号产生及选择电路，包括依次连接的窄脉冲产生电路、锁存电路、选择电路及整形电路；其中：窄脉冲产生电路设有第一～第六6个与非门、2个电阻R1、R2、2个电容C1、C2以及第一、第二2个反相器，第一与非门的两个输入端均连接主环路控制电路中振荡器的输出时钟信号并与第二与非门的一个输入端连接，第一与非门的输出端连接电阻R1的一端，电阻R1的另一端连接电容C1的一端及第二与非门的另一个输入端，电容C1的另一端接地，第二与非门的输出端与第三与非门的两个输入端连接在一起，第三与非门的输出端连接第一反相器的输入端；第四与非门的两个输均连接主环路控制电路中数字逻辑模块输出的占空比信号，第四与非门的输出端连接电阻R2的一端，电阻R2的另一端连接电容C2的一端及第五与非门的一个输入端，电容C2的另一端接地，第五与非门的另一个输入端接主环路控制电路中数字逻辑模块输出的占空比信号，第五与非门的输出端与第六与非门的两个输入端连接在一起，第六与非门的输出端连接第二反相器的输入端；锁存电路设有2个具有异步清零功能的第一D触发器和第二D触发器以及第三、第四两个反相器，第三反相器的输入端及第二D触发器的数据输入端均连接主环路控制电路中数字逻辑模块输出的占空比信号，第四反相器的输入端连接次级环路控制电路中第一比较器的输出端，第一D触发器的数据输入端连接第三反相器的输出端，第一D触发器的时钟输入端连接次级环路控制电路中第二比较器的输出端，第一D触发器的清零输入端连接窄脉冲产生电路中第一反相器的输出端，第二D触发器的时钟输入端连接第四反相器的输出端，第二D触发器的清零输入端连接窄脉冲产生电路中第二反相器的输出端；选择电路设有第一～第四4个二选一数据选择器，第一数据选择器的一个数据输入端连接锁存电路中第二D触发器的输出端，第一、第二两个数据选择器的同相时钟输入端均连接主环路控制电路中数字逻辑模块输出的占空比信号，第一、第二两个数据选择器的反相时钟输入端均连接锁存电路中第三反相器的输出端，第一、第二两个数据选择器的另一个数据输入端均接地，第二数据选择器的一个数据输入端连接锁存电路中第一D触发器的输出端，第三数据选择器的一个数据输入端连接第一数据选择器的输出端，第三、第四两个数据选择器的同相时钟输入端均连接主环路控制电路中数字逻辑模块输出的占空比信号，第三、第四两个数据选择器的反相时钟输入端均连接锁存电路中第三反相器的输出端，第三、第四两个数据选择器的另一个数据输入端均接地，第四数据选择器的一个数据输入端连接第二数据选择器的输出端；整形电路设有第一、第二两个或非门和第五、第六两个反相器，第一或非门的一个输入端接选择电路中第四数据选择器的输出端，第一或非门的另一个输入端连接选择电路中第一数据选择器的输出端，第一或非门的输出端连接第五反相器的输入端，第二或非门的一个输入端连接选择电路中第三数据选择器的输出端，第二或非门的另一个输入端连接选择电路中第二数据选择器的输出端，第六反相器的输入端连接第二或非门的输出端，第五、第六两个反相器的输出端产生控制次环路功率管开关的选通控制信号。