一种基于多核的运动模糊图像复原系统

摘要

本发明公开了一种基于多核的运动模糊图像复原系统，该系统中的预处理和逻辑中转模块将视频采集和解码模块采集到的视频帧进行预处理后暂存在高速数据缓存模块，预处理模块核心计算采用FPGA完成，高速数据缓存模块基于DDR SDRAM；多核处理模块通过预处理和逻辑中转模块读取高速数据缓存中的视频帧并进行图像补偿，多核处理模块采用两个DSP构建，并行处理后的视频在回放模块中回放。本系统把对视频的处理工作分配给两部分，经FPGA的预处理加上基于DDR SDRAM数据缓存的高速读写，双DSP核心并行计算的高效性能够更有效的完成图像补偿和复原的任务。

主权项

一种基于多核的运动模糊图像复原系统，其特征在于：该系统包括：视频采集和解码模块、预处理和逻辑中转模块、由n个并联的数字信号处理器DSP组成的多核处理模块、由n个双数据速率同步动态随机访问存储器DDR SDRAM组成的高速数据缓存模块，以及视频编码和回放模块，n个DDR SDRAM对应n个数字信号处理器DSP，还包括连接在DDR SDRAM和预处理和逻辑中转模块之间的n个双向先入先出存储器FIFO控制器，双向FIFO控制器和DDR SDRAM为一对一的关系；n为大于或等于2的整数；上述各模块的连接关系为：视频采集和解码模块连接所述预处理和逻辑中转模块；所述预处理和逻辑中转模块采用现场可编程逻辑门阵列FPGA实现，连接DSP的外部存储器接口EMIF和DDR SDRAM；所述多核处理模块连接所述预处理和逻辑中转模块，该多核处理模块中的n个DSP采用并行处理方式，n个DSP相互之间的握手通过连到FPGA上的各个DSP的中断、通用I/O管脚来实现；所述高速数据缓存模块中的n个DDR SDRAM连接所述预处理和逻辑中转模块；所述视频编码和回放模块连接所述预处理和逻辑中转模块；所述的每个DSP通过缓存连接外部总线，该外部总线接入预处理和逻辑中转模块，DSP间通过外部总线和预处理和逻辑中转模块相互通信；上述各模块的工作流程为：①所述视频采集和解码模块将采集并解码的每帧图像数据发送给预处理和逻辑中转模块；②预处理和逻辑中转模块对视频采集和解码模块输出的每帧图像数据进行预处理，将预处理后的图像数据分为n部分，通过FPGA实现的DDR控制器以突发模式将n部分的图像数据分别存储在n个DDR SDRAM中；其中，DDR控制器在时钟的上升沿和下降沿传输数据；③每个DSP通过所述预处理和逻辑中转模块从自身对应的DDR SDRAM中获取图像数据，并进行图像复原，将复原后的图像发送给预处理和逻辑中转模块；④预处理和逻辑中转模块将各DSP复原的图像合并成完整的一帧图像并输出给视频编码和回放模块；⑤视频编码和回放模块编码和回放预处理和逻辑中转模块合并成的完整图像。