锁相环电路、其误差校正方法和包括该电路的通信设备

摘要

本发明提供一种PLL电路、用于PLL电路的误差校正方法和包括PLL电路的通信设备。PLL电路包括：累积时钟数检测部分，将振荡电路的累积时钟数检测为数字值；周期检测部分，用第一基准时钟作为基准来检测振荡电路的累积时钟数的小数部分的数字值的周期性；校正值计算部分，计算校正值；以及加法部分，自周期性的各周期的起点开始，依第一基准时钟将校正值加到累积时钟数的小数部分。

主权项

一种PLL电路，PLL代表锁相环，所述电路包括：累积时钟数检测部分，将振荡电路的累积时钟数检测为数字值；周期性检测部分，用第一基准时钟作为基准来检测所述振荡电路的累积时钟数的小数部分的数字值的周期性；校正值计算部分，根据所述振荡电路的输出时钟的一个周期的数字值、所述振荡电路的累积时钟数的小数部分具有的周期性的一个周期的数字值，以及通过自所述振荡电路的累积时钟数的小数部分具有的周期性的各周期的起点对第一基准时钟的数目进行计数而获得的值，计算校正值；以及加法部分，自所述周期性的各周期的起点开始，依所述第一基准时钟将所述校正值加到累积时钟数的小数部分。