非易失性半导体存储装置、系统及其中的不良列的管理方法

摘要

本发明公开了非易失性半导体存储装置、非易失性半导体存储系统、及非易失性半导体存储系统中的不良列的管理方法，该非易失性半导体存储装置，具备：存储器单元阵列，其排列有能够电气改写的非易失性存储器单元；第1数据保持电路，其至少能够暂时保持所述存储器单元的同时读出或写入的统一处理单位的读出数据或写入数据；将所述第1数据保持电路的所述数据取出至装置外部的电路；以及第2数据保持电路，其在电源导通时自动设定数据，且能够利用从装置外部输入的指令，变更在所述电源导通时设定的数据；其中，所述统一处理单位是容量等于装置内部利用的单位数、与可向装置外部连续输出或者从装置外部连续输入的最大单位数之和的单位。

主权项

一种非易失性半导体存储装置，具备：存储器单元阵列，其排列有能够电气改写的非易失性存储器单元；第1数据保持电路，其至少能够暂时保持所述存储器单元的同时读出或写入的统一处理单位的读出数据或写入数据；将所述第1数据保持电路的所述数据取出至装置外部的电路；以及第2数据保持电路，其在电源导通时自动设定数据，且能够利用从装置外部输入的指令，变更在所述电源导通时设定的数据；其中，所述统一处理单位是容量等于装置内部利用的单位数与可向装置外部连续输出或者从装置外部连续输入的最大单位数之和的单位。