发明名称 适用于各种4×4插值滤波器的实时图像缩放引擎
摘要 本发明公开了一种适用于各种4×4插值滤波器的实时图像缩放引擎,本发明使用的行存储器是位宽为24位的SRAM,每行最多可以存储2560个像素数据,发明只需五行图像数据的存储,即可支持最大分辨率为2560×1960的图像缩放,既满足实时缩放的要求,同时较同类的硬件实现更节省硬件资源。源时钟控制模块工作在源时钟频率下,目标时钟控制模块工作在目标时钟频率下,两者通过控制行存储器数据的读写实现跨时钟域操作。本发明在图像放大操作和图像缩小操作时,针对硬件实现的不同,通过使用多个多路选择器控制数据通路,最大限度的复用了所有模块,实现图像在行方向和场方向相对独立的放大和缩小操作。
申请公布号 CN101984668B 申请公布日期 2012.05.30
申请号 CN201010556179.0 申请日期 2010.11.19
申请人 浙江大学 发明人 丁勇;王翔;严晓浪;孙纲德;宋文华;张渊;叶森;刘晓东
分类号 H04N7/26(2006.01)I;H04N7/46(2006.01)I 主分类号 H04N7/26(2006.01)I
代理机构 杭州求是专利事务所有限公司 33200 代理人 周烽
主权项 一种适用于各种4×4插值滤波器的实时图像缩放引擎,其特征在于,它包括:第一行存储器、第二行存储器、行插值滤波器、场插值滤波器、输入模式检测器、时钟模块、源时钟控制模块、目标时钟控制模块、四个行缩放选择器和三个场缩放选择器;其中,所述第一行缩放选择器与第一行存储器相连;第一行存储器分别与源时钟控制模块和目标时钟控制模块相连;第一行缩放选择器、第一场缩放选择器和第二行存储器依次相连;第二行存储器分别与目标时钟控制模块和第二场缩放选择器相连;第二行缩放选择器分别与源时钟控制模块和目标时钟控制模块相连;输入模式检测器分别与源时钟控制模块、目标时钟控制模块和时钟模块相连;时钟模块与目标时钟控制模块相连;源时钟控制模块分别与第三行缩放选择器和第三场缩放选择器相连;目标时钟控制模块分别与第三行缩放选择器和第三场缩放选择器相连;第三行缩放选择器与行插值滤波器相连;行插值滤波器分别与第四行缩放选择器和第二行缩放选择器相连;第三场缩放选择器与场插值滤波器相连;场插值滤波器分别与第二场缩放选择器和第一场缩放选择器相连;第二场缩放选择器分别与第四行缩放选择器和第一行缩放选择器相连;所述第一行存储器是一个位宽为24位的SRAM,用于存储24位YUV或者RGB数字视频图像数据,数据的写入、读出分别由写入指针和读出指针控制,共存储四行数字图像数据,每行数据支持最大存储2560个点的图像数据,各行数据可独立控制读写;第二行存储器是一个位宽为24位的SRAM,用于存储24位YUV或者RGB数字视频图像数据,数据的写入、读出分别由写入指针和读出指针控制,存储单行数字图像数据,最多存储2560个点图像数据;行插值滤波器用于在行方向上进行插值计算,场插值滤波器用于在场方向上进行插值计算;输入模式检测器通过行同步信号、场同步信号和源时钟频率得到输入图像的分辨率、行基准偏移量、场基准偏移量、行同步信号和场同步信号;时钟模块用于产生目标时钟频率;行缩放选择器为多路选择器,用于根据在行方向上图像的缩小或者放大情况,对两路输入进行判断,控制数据的通断;场缩放选择器为多路选择器,用于根据在场方向上图像的缩小或者放大情况,对两路输入进行判断,控制数据的通断。
地址 310027 浙江省杭州市西湖区浙大路38号