发明名称 |
叠层封装及其制造方法 |
摘要 |
本发明公开了一种叠层封装及其制造方法。所述叠层封装包括放置的第一和第二半导体芯片,使得所述叠层封装的其上形成结合焊垫的表面相互面对;形成于第一和第二半导体芯片内的多个贯穿硅通路;和成于第一和第二半导体芯片的表面上从而连接所述贯穿硅通路至对应的结合焊垫的多个再分布层形,其中所述第一和第二半导体芯片的再分布层相互接触。通过用这种方式形成叠层封装,可以防止在制造工艺期间形成的捡取误差和裂纹,并且因此可以可靠地形成叠层封装。 |
申请公布号 |
CN101335262B |
申请公布日期 |
2012.05.30 |
申请号 |
CN200710196246.0 |
申请日期 |
2007.11.30 |
申请人 |
海力士半导体有限公司 |
发明人 |
郑冠镐 |
分类号 |
H01L25/00(2006.01)I;H01L23/488(2006.01)I;H01L21/50(2006.01)I;H01L21/60(2006.01)I |
主分类号 |
H01L25/00(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
彭久云 |
主权项 |
一种包括多个叠层封装单元的叠层封装,各个封装单元包括:第一半导体芯片和第二半导体芯片,每个具有第一侧和第二侧并且每个具有在所述第一侧内形成的多个结合焊垫,其中所述第一半导体芯片的第一侧面对第二半导体芯片的第一侧;在所述第一和第二半导体芯片内形成的多个贯通硅通路;和在所述第一和第二半导体芯片的第一表面上形成的多个再分配层,使得各个贯穿硅通路连接至对应的结合焊垫,其中各个所述第一半导体芯片的再分配层接触第二半导体芯片的对应的再分配层,其中所述封装单元被层叠,使得在封装单元内所述第二半导体芯片的第二侧面对另一封装单元的第一半导体芯片的第二侧,并且使其贯穿硅通路相互接触。 |
地址 |
韩国京畿道 |