发明名称 半导体装置的制造方法
摘要 本发明提供一种半导体装置的制造方法,包含提供具有第一及第二有源区域的半导体基材,在半导体基材上形成高介电常数介电层,在高介电常数介电层上形成具有第一功函数的第一金属层,移除在第二有源区域中的部分的第一金属层,在第一有源区域的第一金属层及第二有源区域的经部分移除的第一金属层上形成一半导体层,在第一有源区域中形成第一栅极堆叠及在第二有源区域中形成第二栅极堆叠,自第一及第二栅极堆叠中移除半导体层,在第一栅极堆叠的第一金属层及第二栅极堆叠的经部分移除的第一金属层上形成具有第二功函数的第二金属层。本发明提供了简单又具有经济效益的方法来整合高介电常数/金属栅极结构至CMOS工艺中。
申请公布号 CN101789397B 申请公布日期 2012.05.30
申请号 CN200910166791.4 申请日期 2009.08.18
申请人 台湾积体电路制造股份有限公司 发明人 陈嘉仁;林益安;林志忠;莫亦先;陈建豪;黄国泰;陈薏新
分类号 H01L21/8238(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 姜燕;陈晨
主权项 一种半导体装置的制作方法,包括:提供一半导体基材,具有一第一区域及一第二区域;形成一高介电常数介电层于该半导体基材上;形成一第一金属层于该高介电常数介电层上,该第一金属层具有一第一功函数;移除该第二区域中部分的第一金属层;之后,形成一半导体层,位于该第一区域中的该第一金属层上及该第二区域中该经部分移除的第一金属层上;形成一第一栅极堆叠于该第一区域中及形成一第二栅极堆叠于该第二区域中,其中该第一栅极堆叠包含该第一区域中的该高介电常数介电层、该第一金属层及该半导体层,该第二栅极堆叠包含该第二区域中的该高介电常数介电层、该经部分移除的第一金属层、及该半导体层;由该第一栅极堆叠及该第二栅极堆叠中移除该半导体层而形成一第一沟槽及一第二沟槽;以及形成一第二金属层于该第一沟槽中的第一金属层上及该第二沟槽中经部分移除的第一金属层上,该第二金属层具有一第二功函数。
地址 中国台湾新竹市