发明名称 |
用于对尾比特卷积码译码的方法 |
摘要 |
本发明公开了一种用于对尾比特卷积码译码的方法。在该方法中,初始化格图的所有开始状态。针对格图计算前向Viterbi度量(404)。从第一时刻的格图的结束状态到第二时刻的第一状态执行回溯过程(406),在该第一状态所有存活路径收敛。针对从第二时刻的第一状态到第三时刻的第二状态的预定时间段计算后向Viterbi度量(412)。从第一时刻的等同于第二状态的指定状态执行回溯过程,以确定格图中用于卷积码的最可能路径(416)。 |
申请公布号 |
CN101228699B |
申请公布日期 |
2012.05.30 |
申请号 |
CN200680014279.2 |
申请日期 |
2006.04.21 |
申请人 |
思科技术公司 |
发明人 |
阿姆安德雷扎·赫德亚特;杭·金 |
分类号 |
H03M13/00(2006.01)I;H03M13/03(2006.01)I |
主分类号 |
H03M13/00(2006.01)I |
代理机构 |
北京东方亿思知识产权代理有限责任公司 11258 |
代理人 |
王怡 |
主权项 |
一种由接收机设备的译码器执行的用于对尾比特卷积码译码的方法,包括:在所述接收机设备处接收包括以尾比特卷积码编码的比特序列的信号;初始化用于存储由所述译码器在对所接收的比特序列进行译码时所使用的格的所有开始状态的存储器;基于所接收的比特序列,针对所述格的状态计算前向Viterbi度量;从第一时刻的所述格的结束状态回溯到第二时刻的第一状态,在所述第一状态所有前向和后向存活路径的状态被共享;针对从所述第二时刻的第一状态到第三时刻的第二状态的预定时间段计算后向Viterbi度量;以及从所述第三时刻的第二状态回溯到所述第二时刻的第一状态,并且从所述结束状态回溯作为约束长度的倍数的时间的预定时间段,以确定所述格中用于所述卷积码的最可能的路径。 |
地址 |
美国加利福尼亚州 |