发明名称 非易失性半导体存储装置及其制造方法
摘要 包括:俯视时条状的多个第一配线(10)与条状的多个第二配线(20)的各个交点上,在层间绝缘层(80)中,以将多个第一配线的上表面开口的方式形成的多个存储单元孔(101);在多个第一配线上形成且以到达多个第一配线的上表面的方式在层间绝缘层内形成的多个伪孔(111);和在存储单元孔和伪孔内部形成的第一电极(30)和电阻变化层(40)的层叠结构。在1个伪孔的下侧开口部露出的第一配线的面积,比在1个存储单元孔的下侧开口部露出的第一配线的面积大,在各个第一配线形成有1个以上的伪孔。
申请公布号 CN102484114A 申请公布日期 2012.05.30
申请号 CN201180003594.6 申请日期 2011.07.07
申请人 松下电器产业株式会社 发明人 辻清孝;三河巧;富永健司
分类号 H01L27/105(2006.01)I;H01L21/288(2006.01)I;H01L21/3205(2006.01)I;H01L23/52(2006.01)I;H01L45/00(2006.01)I;H01L49/00(2006.01)I 主分类号 H01L27/105(2006.01)I
代理机构 北京尚诚知识产权代理有限公司 11322 代理人 龙淳
主权项 一种非易失性半导体存储装置,其特征在于,包括:基板;在所述基板上形成为条状的多个第一配线;以覆盖所述多个第一配线的方式形成的层间绝缘层;在所述层间绝缘层上形成,且在所述多个第一配线的上方在与所述多个第一配线交叉的方向上形成为条状的多个第二配线;俯视时在所述多个第一配线与所述多个第二配线的各个交点,以所述多个第一配线与所述多个第二配线之间的所述层间绝缘层开口,使所述多个第一配线的上表面露出的方式形成的多个存储单元孔;在所述多个第一配线上形成,且以到达所述多个第一配线的上表面的方式在所述层间绝缘层内形成的多个伪孔;和在所述存储单元孔内和所述伪孔内分别形成的第一电极,与在所述第一电极的各个上形成的电阻变化层的层叠结构,其中在1个所述伪孔的下侧开口部露出的所述第一配线的面积,比在1个所述存储单元孔的下侧开口部露出的所述第一配线的面积大,在所述各个第一配线,形成有一个以上的所述伪孔。
地址 日本大阪府