发明名称 无存储器瓶颈的低能耗高速计算机
摘要 一种计算机系统包括处理器(11)和行进式主存储器(31),该处理器包括控制单元(111)和ALU(112),ALU(112)被配置为与时钟信号同步地执行算术和逻辑运算;该行进式主存储器包括存储器单元阵列,被配置为将信息存储在每个存储器单元中,以及与时钟信号同步地传送,从而向处理器(11)活动且顺序地提供所存储的信息,以便ALU(112)能够利用所存储的信息执行算术和逻辑运算。ALU(112)中的处理结果被发送到行进式主存储器(31),但是仅仅存在从行进式主存储器(31)到处理器的单向指令流。
申请公布号 CN102483697A 申请公布日期 2012.05.30
申请号 CN201080033094.2 申请日期 2010.07.20
申请人 中村维男;迈克尔·J·弗林 发明人 中村维男;迈克尔·J·弗林
分类号 G06F9/38(2006.01)I;G06F15/82(2006.01)I;G11C29/22(2006.01)I 主分类号 G06F9/38(2006.01)I
代理机构 北京银龙知识产权代理有限公司 11243 代理人 曾贤伟;张瑛
主权项 一种计算机系统,包括:处理器,所述处理器包括:控制单元,具有用于生成时钟信号的时钟发生器,及算术逻辑单元,用于与所述时钟信号同步地执行算术和逻辑运算;以及行进式主存储器,所述行进式主存储器包括存储器单元阵列、该阵列的输入端子和该阵列的输出端子,所述存储器单元中的每一个具有信息单元所述行进式主存储器用于将信息存储在每个所述存储器单元中,并且与所述时钟信号同步地,逐步将所述信息传送到所述输出端子,从而向所述处理器活动且顺序地提供所存储的信息,以便所述算术逻辑单元利用所存储的信息执行所述算术和逻辑运算,另外,除了在指令移动的情况下,仅仅存在从所述行进式主存储器到所述处理器的单向指令流之外,所述算术逻辑单元中的处理结果都被发送到所述行进式主存储器。
地址 日本宫城县