发明名称 |
半导体装置的制造方法、制造程序及制造系统 |
摘要 |
本发明提供了一种半导体装置的制造方法,该方法包括:获取构成半导体集成电路的物理布局的图形的信息;进行物理布局中的转印图像计算;基于物理布局进行信号延迟的计算,并获取信号延迟不满足预设指标的布线;并针对不满足指标的布线,基于分别从图形的信息和转印图像计算所获取的结果的至少一个结果,设置待插入中继器的部分。本发明还提供了可以实现所述半导体装置制造方法的半导体装置的制造程序和制造系统。根据本发明,中继器可恰当地插入到信号延迟不满足指标的布线的光刻边缘未达图案中去。而且,本发明可避免设计流程的返回,因此本发明能够提高整个设计流程的效率。 |
申请公布号 |
CN101494162B |
申请公布日期 |
2012.05.30 |
申请号 |
CN200910001003.6 |
申请日期 |
2009.01.16 |
申请人 |
索尼株式会社 |
发明人 |
出羽恭子 |
分类号 |
H01L21/00(2006.01)I;H01L21/768(2006.01)I;G05B19/418(2006.01)I;G06F17/50(2006.01)I |
主分类号 |
H01L21/00(2006.01)I |
代理机构 |
北京信慧永光知识产权代理有限责任公司 11290 |
代理人 |
褚海英;武玉琴 |
主权项 |
一种半导体装置的制造方法,该方法包括以下步骤:获取构成半导体集成电路的物理布局的图形的信息;执行所述物理布局中的转印图像计算;基于所述物理布局执行信号延迟的计算,并得出该信号延迟不满足预设指标的布线;针对所述不满足预设指标的布线,基于分别从所述图形的信息以及所述转印图像计算中所得的结果中的一个结果,设置待插入中继器的部分,其中,所述待插入中继器的部分是不满足基于分别从所述图形的信息和所述转印图像计算所得的结果中的一个结果而预先设置的光刻容许范围的部分,通过中继器的插入在改善时序错误的同时去除光刻边缘未达图案。 |
地址 |
日本东京 |