锁相环路电路

摘要

锁相环路(PLL)电路自动校正模拟(尤其是主动型)环路滤波器的偏移，以改进锁定时钟或频率信号的稳定性和精度。除了具有主动型环路滤波器(30)的一般的PLL电路配置之外，PLL电路还具有频率比较电路(42)、DAC控制器(44)和DAC(数字到模拟转换器)(46)。在偏移测量模式中，分别切断相位误差检测电路(12、14)和频率误差检测电路(18、20)的输出，以在偏移测量锁定环路(42、44、45、30、40)中建立锁定。在此情况下，识别并保持偏移校正代码(ED)。在正常模式下，DAC控制器(44)使偏移校正代码(ED)输入到DAC(46)，且DAC(46)将偏移校正信号(EA)发送到环路滤波器(30)。

主权项

一种锁相环路电路，其产生锁定到输入信号的时钟或模拟频率信号，所述电路包含：压控振荡器，其振荡并输出所述时钟或模拟频率信号，且对应于控制电压而改变所述时钟或模拟频率信号的频率；第一比较器，其在正常运行模式将所述输入信号的频率和相位中的至少一者与从所述压控振荡器的输出反馈的所述时钟或模拟频率信号进行比较以产生第一比较结果，且输出对应于所述第一比较结果的第一误差信号；具有内在偏移电压的主动环路滤波器，其从所述第一比较器接收所述第一误差信号，且所述主动环路滤波器对所述第一误差信号进行积分，并将所述控制电压输出到所述压控振荡器；第二比较器，其将参考信号的频率和相位中的至少一者与从所述压控振荡器的输出反馈的所述时钟或模拟频率信号进行比较以产生第二比较结果，且输出对应于所述第二比较结果的信号；和偏移电压校正器，其在所述主动环路滤波器的输入从所述第一比较器的输出切断时，将对应于由所述第二比较器输出的所述信号的第二误差信号馈入所述主动环路滤波器，当所述反馈时钟或模拟频率信号被锁定到所述参考信号时，基于所述第二误差信号来产生偏移校正值，且当所述主动环路滤波器的输入连接到所述第一比较器的输出时，将具有所述偏移校正值的偏移校正信号馈入所述主动环路滤波器，其中在所述正常运行模式中将所述第一误差信号和所述偏移校正信号都输入到所述主动环路滤波器。