应用于整数分频锁相环路中的鉴频鉴相器和电荷泵电路

摘要

本发明属于集成电路技术领域，具体涉及一种应用于整数分频锁相环路中的PFD(鉴频鉴相器)和CP(电荷泵)电路。其中，PFD电路采用4个Latch，使得输出信号UP和UPB、DN和DNB具有很好的对称性，以减小对CP电路的时钟馈通效应和电荷注入效应；另外采用2个小尺寸的PMOS管，以实现了电平恢复功能，解决UP、UPB、DN、DNB四路信号在电路刚上电时的不确定状态，避免CP的工作错误。CP电路中采用2个轨到轨的恒定跨导运放，以解决电流失配、电荷分享的问题；采用4个dummy管，以解决电荷注入的问题；采用2个小尺寸电阻，以有效地降低充放电电流尖峰。

主权项

一种应用于整数分频锁相环路中的PFD及CP电路，其特征在于：PFD电路采用4个Latch，使得输出信号UP和UPB、DN和DNB具有很好的对称性，以减小对CP电路的时钟馈通效应和电荷注入效应；另外采用2个小尺寸的PMOS管，以实现了电平恢复功能，解决UP、UPB、DN、DNB四路信号在电路刚上电时的不确定状态，避免CP电路的工作错误；CP电路中一共用2个运放OPA1和OPA2，OPA1的主要作用是使Vb电压和Vctr相等，最终使Iref电流与Imain电流精确匹配，以得到高匹配性的充放电电流；OPA2的主要作用是箝位Vo电压值等于Vctr，以解决输出端的电荷分享问题；OPA2具有与OPA1相同的电路结构，只是在OPA1的基础之上增加了一级放大器，以实现高增益的两级运放OPA2的设计；OPA1的Vin输入端连接CP电路中的Vctr，Vip输入端连接CP电路中的Vb，输出端OUT连接CP电路中的Vr；OPA2的Vin输入端连接CP电路中的Vctr，Vip输入端连接CP电路中的Vo，输出端OUT连接CP电路中的Vo；在节点VA和VB之间，VC和VD之间分别设置小尺寸电阻R1和R2，以有效地降低充放电电流尖峰；采用4个dummy管，以解决电荷注入的问题；PFD电路输出的4路脉冲电压信号UP、UPB、DN、DNB分别送给CP的4路输入信号端UP、UPB、DN、DNB，最后在CP输出端Vctr得到LPF的电流控制信号，将这一电流控制信号转换为VCO的电压控制信号，用于控制VCO的振荡频率；其中PFD的输入信号REF是由晶振提供的48MHz参考信号，DIV信号来自经过VCO和Divider电路之后输出的反馈信号。