摘要 |
<p>Die Erfindung bezieht sich auf ein 3D-Halbleiterspeicherbauelement und auf ein Verfahren zur Herstellung eines Halbleiterbauelements. Ein 3D-Halbleiterspeicherbauelement der Erfindung beinhaltet Speicherzellen, die in einer Mehrzahl von vertikal auf einem Substrat (190) gestapelten Schichten angeordnet sind, wobei die Speicherzellen durch einen vertikalen Kanal (110), der sich von einem unteren Ende, das unmittelbar benachbart zu dem Substrat liegt und mit einer unteren Nicht-Speicherzelle gekoppelt ist, bis zu einem oberen Ende erstreckt, das mit einer oberen Nicht-Speicherzelle gekoppelt ist, seriell verbunden sind, wobei die Mehrzahl von Schichten kollektiv die treppenförmig gestufte Struktur bildet und jede der Mehrzahl von Schichten einen sukzessiven freigelegten Endteil beinhaltet, der als eine Kontaktstelle (152) dient, wenigstens eine der oberen Nicht-Speicherzellen und der unteren Nicht-Speicherzelle, eine Mehrzahl von vertikal gestapelten Nicht-Speicherzellen beinhaltet, die als ein leitfähiges Stück verbunden sind. Verwendung z. B. in der Halbleiterspeichertechnologie.</p> |
申请人 |
SAMSUNG ELECTRONICS CO., LTD. |
发明人 |
PARK, SANG-YONG;PARK, JINTAEK;KIM, HANSOO;CHUNG, JUHYUCK;CHO, WONSEOK |