MICROPROCESSOR SYSTEM HAVING FAULT-TOLERANT ARCHITECTURE

摘要

Die Erfindung betrifft einen Mikroprozessorsystem (MCUSA) zur Ausführung von zumindest teilweise sicherheitskritischen Software-Modulen im Rahmen der Steuerung und/oder Regelung von den Software-Modulen zugeordneten Funktionen oder Aufgaben, welches wenigstens ein eigensicheres Mikroprozessor-Modul (HWSAi) mit wenigstens zwei Mikroprozessorkernen (CPUi) umfasst; erfindungsgemäss ist vorgesehen, dass wenigstens ein weiteres eigensicheres Mikroprozessor-Modul (HWSAi i=1,... n) mit wenigstens zwei Mikroprozessorkernen (CPU1, CPU2; CPU3, CPU4) vorgesehen ist, wobei die wenigstens beiden Mikroprozessor-Module (HWSA1, HWSA2) über ein Bus-System (B) verbunden sind, wenigstens zwei Software-Module vorgesehen sind, welche wenigstens teilweise überlappende Funktionen ausführen, diese Software-Module mit wenigstens teilweise überlappenden Funktionen auf einem Mikroprozessor-Modul (HWSA1, HWSA2) oder auf wenigstens zwei Mikroprozessor-Modulen (HWSA1, HWSA2) verteilt sind, und Zur Erkennung von Software- und/oder Hardware-Fehlern Mittel zum Vergleichen und/oder Arbitrieren der mit den Software-Modulen für die identischen Funktionen erzeugten Ergebnisse vorgesehen sind.