发明名称 一种自动生成二元域ECC协处理器电路的设计方法
摘要 本发明公开了信息安全与集成电路设计技术领域中的一种自动生成二元域ECC协处理器电路的设计方法。技术方案是,首先确定域参数m、不可约域多项式f(x)、乘法器字长位数;然后设定输入:k=2或k=4;输出:C(x)=A(x)·B(x)modf(x);利用迭代过程,产生相应的运算单元ci;再将每位ci运算单元的逻辑电路映射到相应的叶单元中的模乘部分;最后,设置AUC指令集,控制数据通路中的多路选择器,实现数据流的读写转换和域运算,最终得到完整的二元域ECC协处理器电路。本发明的效果在于,在曲线参数改变的情况下,能够灵活地产生相对应的协处理器电路。
申请公布号 CN101464920B 申请公布日期 2012.05.23
申请号 CN200810239350.8 申请日期 2008.12.10
申请人 清华大学 发明人 白国强;赵晖;陈弘毅
分类号 G06F17/50(2006.01)I;G06F7/72(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 北京众合诚成知识产权代理有限公司 11246 代理人 童晓琳
主权项 1.一种自动生成二元域ECC协处理器电路的设计方法,其特征是,所述设计方法包括下列顺序执行的步骤:步骤1:设置域参数m;步骤2:设置不可约多项式f(x),所述不可约多项式f(x)为三项式或五项式;步骤3:设置乘法器字长位数,所述乘法器字长位数为2或者4;步骤4:根据域参数m、不可约多项式f(x)、乘法器字长位数,设定输入:<img file="FSB00000541767800011.GIF" wi="356" he="90" /><img file="FSB00000541767800012.GIF" wi="667" he="74" />k=2或k=4,0≤l≤m/k、且为整数;输出:C(x)=A(x)·B(x)mod f(x);利用迭代过程,产生相应的运算单元c<sub>i</sub>;步骤5:将每位c<sub>i</sub>运算单元的逻辑电路映射到相应的叶单元中的模乘部分;步骤6:确定每个叶单元的平方结果和输入a<sub>i</sub>的逻辑关系;步骤7:设置AUC指令集,控制数据通路中的多路选择器,实现数据流的读写转换和域运算,最终得到完整的二元域ECC协处理器电路。
地址 100084 北京市100084-82信箱