| 发明名称 | 包括缓冲器控制逻辑的信号处理系统、集成电路及其方法 | ||
| 摘要 | 一种信号处理系统(100)包括缓冲器控制逻辑(142)，其被设置成分配多个缓冲器(144)，用于存储从至少一个存储器元件(160)提取的信息。在接收到待缓冲的提取信息时，缓冲器控制逻辑(142)被设置成根据与顺序流相关联的第一分类和与流改变相关联的第二分类的至少一种，将待缓冲的信息分类，并且当将缓冲器(144)分配用于存储待缓冲的提取信息时，使来自用于存储关于与顺序流相关联的第一分类的信息的多个缓冲器的相应缓冲器，优先于用于存储关于与流变化相关联的第二分类的信息的缓冲器。 | ||
| 申请公布号 | CN102473149A | 申请公布日期 | 2012.05.23 |
| 申请号 | CN200980160573.8 | 申请日期 | 2009.07.20 |
| 申请人 | 飞思卡尔半导体公司 | 发明人 | 阿利斯泰尔·罗伯逊;约瑟夫·奇尔切洛;马克·马约拉尼 |
| 分类号 | G06F13/16(2006.01)I;G06F5/00(2006.01)I | 主分类号 | G06F13/16(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 夏东栋;陆锦华 |
| 主权项 | 一种信号处理系统(100)，包括缓冲器控制逻辑(142)，其被设置成用于分配多个缓冲器(144)用于存储从至少一个存储器元件(160)提取的信息，其中，在接收到待缓冲的提取信息时，所述缓冲器控制逻辑(142)被设置成：根据与顺序流相关联的第一分类和与流变化相关联的第二分类的至少一种，将待缓冲的所述信息分类；以及当分配缓冲器(144)用于存储待缓冲的提取信息时，使得来自用于存储关于与顺序流相关联的所述第一分类的信息的多个缓冲器的相应缓冲器优先于用于存储关于与流变化相关联的所述第二分类的信息的缓冲器。 | ||
| 地址 | 美国得克萨斯 | ||