| 发明名称 | 具有栅极堆叠应力源的多重方向纳米线 | ||
| 摘要 | 一种电子器件，包括：导电沟道，其限定晶体结构并且具有长度与厚度tC；以及厚度为tg的栅极堆叠，其与该沟道的表面接触。此外，栅极堆叠包括在沟道的接触表面上施加压缩力或拉伸力其中之一的材料，从而使得电荷载流子(电子或空穴)的沿沟道长度的电迁移率因基于沟道长度相对于晶体结构的排列的压缩力或拉伸力而增加。提供了针对在不同晶体管中增加空穴与电子迁移率的芯片的实施例，以及制造这种晶体管或芯片的方法。 | ||
| 申请公布号 | CN102473722A | 申请公布日期 | 2012.05.23 |
| 申请号 | CN201080032249.0 | 申请日期 | 2010.07.13 |
| 申请人 | 国际商业机器公司 | 发明人 | L·塞卡里克;D·齐达姆巴拉奥;X·H·刘 |
| 分类号 | H01L29/775(2006.01)I;H01L27/092(2006.01)I;H01L29/51(2006.01)I;H01L21/8238(2006.01)I | 主分类号 | H01L29/775(2006.01)I |
| 代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 酆迅 |
| 主权项 | 一种电子器件，包含：导电沟道，其限定晶体结构并且具有长度与厚度tC；以及电介质膜，其与所述沟道的表面接触，其中所述电介质膜具有厚度tG，从而使得tG/tC的比例大于或等于0.1；并且所述膜包括在所述沟道的接触表面上施加压缩力或拉伸力其中之一的材料，从而使得载流子沿该沟道长度的电迁移率因基于所述沟道长度相对于所述晶体结构的排列的压缩力或拉伸力而增加。 | ||
| 地址 | 美国纽约阿芒克 | ||