用于多晶硅栅耗尽测试的MOS结构及制造方法

摘要

本发明公开了一种用于多晶硅栅耗尽测试的MOS结构，包括源区、漏区、栅结构和沟道区，栅结构由栅氧化层、多晶硅栅组成。源区、漏区、多晶硅栅的掺杂杂质为第一导电类型杂质且杂质是通过源漏注入同时形成。沟道区由位于栅结构下方、源区和漏区之间的第一导电类型阱组成。源区、漏区、多晶硅栅的掺杂浓度大于第一导电类型阱的掺杂浓度。本发明公开了一种用于多晶硅栅耗尽测试的MOS结构的制造方法。本发明将沟道区的掺杂类型和源漏区、多晶硅栅设置为相同，在多晶硅栅耗尽的CV测试中，采用本发明MOS结构能排除沟道区的耗尽层的影响而能单独测试出多晶硅栅耗尽情况、从而能提高多晶硅栅耗尽测试的准确度。

主权项

一种用于多晶硅栅耗尽测试的MOS结构，所述MOS结构包括源区、漏区、栅结构和沟道区，所述栅结构由栅氧化层、多晶硅栅组成；其特征在于：所述源区、所述漏区、所述多晶硅栅的掺杂杂质为第一导电类型杂质，所述源区、所述漏区、所述多晶硅栅的第一导电类型杂质通过源漏注入同时形成；所述沟道区由位于所述栅结构下方、所述源区和所述漏区之间的第一导电类型阱组成；所述源区、所述漏区、所述多晶硅栅的掺杂浓度大于所述第一导电类型阱的掺杂浓度。