| 发明名称 | 半导体存储装置的占空比校正电路 | ||
| 摘要 | 本发明提供一种半导体存储装置的占空比校正电路，包括：占空比校正单元，被配置为响应于占空比校正范围控制信号来确定占空比校正范围，响应于占空比校正码来将输入时钟的占空比校正为落在所确定的占空比校正范围内，并产生占空比校正时钟；占空比检测单元，被配置为检测占空比校正时钟的占空比，并输出占空比信息；以及占空比校正码发生单元，被配置为基于占空比信息来产生占空比校正码。 | ||
| 申请公布号 | CN102468824A | 申请公布日期 | 2012.05.23 |
| 申请号 | CN201110051002.X | 申请日期 | 2011.03.03 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 李惠英 |
| 分类号 | H03K3/017(2006.01)I | 主分类号 | H03K3/017(2006.01)I |
| 代理机构 | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人 | 郭放;张文 |
| 主权项 | 一种半导体存储装置的占空比校正电路，包括：占空比校正单元，所述占空比校正单元被配置为响应于占空比校正范围控制信号来确定占空比校正范围，响应于占空比校正码来将所输入的时钟的占空比校正为落在所确定的所述占空比校正范围内，并产生占空比校正时钟；占空比检测单元，所述占空比检测单元被配置为检测所述占空比校正时钟的占空比，并输出第一占空比检测信号；以及占空比校正码发生单元，所述占空比校正码发生单元被配置为基于所述第一占空比检测信号来产生所述占空比校正码。 | ||
| 地址 | 韩国京畿道 | ||