三维半导体器件及其制造方法

摘要

本发明提供了三维半导体器件及其制造方法。该三维(3D)半导体器件包括：垂直沟道，从衬底附近的下端延伸到上端且连接多个存储单元；以及单元阵列，包括多个单元，其中所述单元阵列布置在设置于衬底上的具有阶梯台阶结构的层的栅堆叠中。栅堆叠包括：下层，包括下选择线，该下选择线耦接到下端附近的下非存储晶体管；上层，包括导电线，该导电线分别耦接到上端附近的上非存储晶体管且连接为单个导电件以形成上选择线；以及中间层，分别包括字线且耦接到单元晶体管，其中中间层设置在下选择线和上选择线之间。

主权项

一种三维(3D)半导体器件，包括：布置于垂直堆叠在衬底上的多个层中的存储单元，其中所述存储单元通过垂直沟道串联连接，所述垂直沟道从下端延伸到上端，该下端靠近所述衬底且耦接到下非存储单元，该上端耦接到上非存储单元，其中所述多个层一起形成阶梯台阶结构并且所述多个层中的每个包括用作焊盘的依次暴露的端部，所述上非存储单元和所述下非存储单元中的至少一个包括连接为一个导电件的多个垂直堆叠的非存储单元。