| 发明名称 | 有效管脚连接监测系统和方法 | ||
| 摘要 | 一种用于监测至集成电路（IC）管芯的有效管脚的连接的系统，包括IC管芯的输入/输出(I/O)单元，其中，该I/O单元被接合到球栅阵列（BGA）基底的接合焊盘。该系统包括印刷电路板（PCB）上的测试点，其耦合到接合焊盘，并且在该测试点和I/O单元之间形成电气/导电通路。该系统包括通过电阻器注入到该测试点中的时钟波形。 | ||
| 申请公布号 | CN102473659A | 申请公布日期 | 2012.05.23 |
| 申请号 | CN200980160633.6 | 申请日期 | 2009.07.24 |
| 申请人 | 惠普开发有限公司 | 发明人 | A. A.西迪奎;F.戴 |
| 分类号 | H01L21/66(2006.01)I;G01R31/26(2006.01)I | 主分类号 | H01L21/66(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 72001 | 代理人 | 张晓冬;卢江 |
| 主权项 | 一种监测至集成电路（IC）管芯的有效管脚的连接的方法，其包括：通过电阻器把第一波形注入到与IC管芯的有效管脚的输入/输出(I/O)单元相关联的导电路径上，其中所述第一波形在所述电阻器的第一管脚处被注入，并且所述电阻器的第二管脚耦合到所述导电路径；监测在所述第一管脚处的所述第一波形和在所述第二管脚处的第二波形；比较所述第一管脚处的所述第一波形和所述第二管脚处的所述第二波形；和当所述第二管脚处的所述第二波形与所述第一管脚处的所述第一波形实质上相同时，确定在所述导电路径中存在断开。 | ||
| 地址 | 美国德克萨斯州 | ||