摘要 |
HVIC(高压积体电路),包括介电层(2)和SOI(绝缘体上矽晶片)活性层(3),堆叠在矽基板(1)的表面上;电晶体(4),在SOI活性层(3)的表面上形成;以及沟渠分离区(5),在电晶体(4)的周围形成。介电层(2),包括第1埋入氧化膜(10),在矽基板(1)的表面上形成;遮蔽层(11),与元件区域相对并在第1埋入氧化膜(10)下方形成;第2埋入氧化膜(12),在遮蔽层(11)的周围形成;以及第3埋入氧化膜(13),在遮蔽层(11)及第2埋入氧化膜(12)的下方形成。因此,介电层(2)内的等电位分布曲线(PC)的密度变小,可以得到高耐压性。 |