发明名称 现有集成电路的设计分析方法
摘要 本发明涉及一种确定集成电路布图的图像中标准单元的位置的计算有效的方法。初始步骤提取并突出所述图像的关注点。执行对可能的标准单元位置的粗略定位,并且该粗略定位基于对所提取的标准单元的实例的关注点与图像中其余关注点的比较。对包括粗略匹配和精细匹配的可能位置的列表进行更严格的比较。粗略匹配得出可能位置的候选列表。精细匹配在模板和候选列表之间执行比较。进行进一步的筛选,以消除噪声和纹理变化的影响,并生成关于结果的统计值以获得集成电路布图上的标准单元的位置。
申请公布号 CN101393640B 申请公布日期 2012.05.16
申请号 CN200810170796.X 申请日期 2005.08.31
申请人 英赛特半导体有限公司 发明人 维阿基斯莱文·L·扎瓦迪斯凯;瓦尔·冈特;爱德华·凯斯;贾森·阿布特;斯蒂芬·贝格
分类号 G06T7/00(2006.01)I;G06F17/50(2006.01)I;G01R31/317(2006.01)I 主分类号 G06T7/00(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 朱海波
主权项 一种确定集成电路布图的图像中标准单元的可能位置是否为由模板代表的所述标准单元的正确高概率匹配的严格比较方法,包括:‑计算所述模板和一组可能位置中的一个可能位置的梯度;‑计算所述梯度的第一组点积;‑应用所述第一组点积的形态扩张,将所述第一组点积分成n×n的内核,并将每个内核的点积之和排列为第二组点积;‑确定关于所述第二组点积的顺序统计值;以及‑确定所述顺序统计值的预定百分比是否低于预定门限,其中如果所述顺序统计值小于所述预定门限,则所述可能位置是所述标准单元的正确实例。
地址 加拿大渥太华