发明名称 |
半导体装置的制造方法 |
摘要 |
本发明提供半导体装置的制造方法,具体是把成为源漏扩展区的金属半导体化合物层的成长加以控制,具有高的电流驱动力及短沟道效应耐性的MISEFET的半导体装置的制造方法。具备MISFET的半导体装置的制造方法,其特征在于,在半导体基板上形成栅绝缘膜、在栅绝缘膜上形成栅电极、对栅电极的各个侧面从外侧向内侧的方向通过倾斜离子注入,在上述半导体基板中注入5.0e14atoms/cm2以上1.5e15atoms/cm2以下的氮,在栅电极两侧的上述半导体基板上沉积含镍的金属膜,进行使金属膜与半导体基板反应而形成金属半导体化合物层的第1热处理。 |
申请公布号 |
CN102460660A |
申请公布日期 |
2012.05.16 |
申请号 |
CN200980160071.5 |
申请日期 |
2009.06.26 |
申请人 |
株式会社东芝 |
发明人 |
池田圭司 |
分类号 |
H01L21/336(2006.01)I;H01L21/28(2006.01)I;H01L29/417(2006.01)I;H01L29/78(2006.01)I;H01L29/786(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
王永红 |
主权项 |
半导体装置的制造方法,其是具备MISFET的半导体装置的制造方法,其特征在于,在半导体基板上形成栅绝缘膜;在上述栅绝缘膜上形成栅电极;对上述栅电极的各个侧面,在从外侧向内侧的方向上,通过倾斜离子注入,在上述半导体基板中注入5.0e14atoms/cm2以上1.5e15atoms/cm2以下的氮;上述栅电极的两侧的上述半导体基板上沉积含镍的金属膜;进行第1热处理,使上述金属膜与上述半导体基板反应,形成金属半导体化合物层。 |
地址 |
日本东京都 |