半导体器件及其制造方法

摘要

本发明形成第1保护膜(16a，16b)来覆盖栅电极部(11a，11b)的侧面。在nMOS区域(R1)中，以位于栅电极部(11a)的侧面上的第1保护膜(16a)的部分作为偏移间隔物(21a)，以偏移间隔物(21a)作为掩模，形成扩展注入区域(23a)后进行清洗。通过在第1保护膜(16a，16b)的表面上形成氮化硅膜(15a，15b)，对于药液的耐受性提高。进而，在第1保护膜(16a，16b)上分别形成第2保护膜(20a，20b)。在pMOS区域(R2)中，以位于栅电极部(11b)的侧面上的第1保护膜(16b)的部分及第2保护膜(20b)的部分作为偏移间隔物(21b)，以偏移间隔物(21b)作为掩模，形成扩展注入区域(23b)后进行清洗。通过在第2保护膜(20a，20b)的表面上形成氮化硅膜(19a，19b)，对于药液的耐受性提高。

主权项

一种半导体器件的制造方法，包括下述工序：在半导体基板(1)的主表面上的第1区域(R1)内，以在具有规定介电常数的第1电介质膜(5a)上层合具有规定功函数的第1金属膜(7a)的方式形成第1栅电极部(11a)的工序；在所述半导体基板(1)的所述主表面上的第2区域(R2)内，以在具有规定介电常数的第2电介质膜(5b)上层合具有规定功函数的第2金属膜(7b)的方式形成第2栅电极部(11b)的工序；形成含有第1氮化硅膜(15a，15b)的第1保护膜(16a，16b)来覆盖所述第1栅电极部(11a)的侧面及所述第2栅电极部(11b)的侧面的工序；所述第1保护膜(16a，16b)中，以位于所述第1栅电极部(11a)的侧面上的所述第1保护膜(16a)的部分作为第1偏移间隔物(21a)，以所述第1偏移间隔物(21a)作为掩模，导入第1导电型杂质，由此在所述第1区域(R1)内形成第1扩展注入区域(23a)的工序；形成所述第1扩展注入区域(23a)后，清洗所述半导体基板(1)的工序；以在氧化硅膜(17a，17b)上层合第2氮化硅膜(19a，19b)的方式，在所述第1保护膜(16a，16b)的表面上形成第2保护膜(20a，20b)的工序；所述第1保护膜(16a，16b)及所述第2保护膜(20a，20b)中，以位于所述第2栅电极部(11b)的侧面上的所述第1保护膜(16b)的部分及所述第2保护膜(20b)的部分作为第2偏移间隔物(21b)，以所述第2偏移间隔物(21b)作为掩模，导入第2导电型杂质，由此在所述第2区域(R2)内形成第2扩展注入区域(23b)的工序；形成所述第2扩展注入区域(23b)后，清洗所述半导体基板(1)的工序；在所述第1栅电极部(11a)的侧面上介由所述第1保护膜(16a)及所述第2保护膜(20a)形成第1侧壁间隔物(31a)，同时在所述第2栅电极部(11b)的侧面上介由所述第1保护膜(16b)及所述第2保护膜(20b)形成第2侧壁间隔物(31b)的工序；通过以所述第1侧壁间隔物(31a)作为掩模导入第1导电型杂质，在所述第1区域(R1)上形成第1源·漏极注入区域(33a)的工序；通过以所述第2侧壁间隔物(31b)作为掩模导入第2导电型杂质，在所述第2区域(R2)上形成第2源·漏极注入区域(33b)的工序；和通过施行规定的热处理，使所述第1扩展注入区域(23a)、所述第2扩展注入区域(23b)、所述第1源·漏极注入区域(33a)及所述第2源·漏极注入区域(33b)的各自的所述杂质热扩散，分别形成第1扩展区域(25a)、第2扩展区域(25b)、第1源·漏极区域(35a)及第2源·漏极区域(35b)的工序。