发明名称 半导体器件及制造半导体器件的方法
摘要 半导体器件,包括:第一晶体管,包括:第一杂质层,包含硼或者磷;第一外延层,形成在所述第一杂质层上方;第一栅电极,形成在所述第一外延层上方,具有形成在所述第一栅电极与所述第一外延层之间的第一栅极绝缘膜;以及第一源极区/漏极区;以及第二晶体管,包括:第二杂质层,包含硼和碳,或者砷或者锑;第二外延层,形成在所述第二杂质层上方;第二栅电极,形成在所述第二外延层上方,具有形成在所述第二栅电极与所述第二外延层之间且比所述第一栅极绝缘膜薄的第二栅极绝缘膜;以及第二源极区/漏极区。
申请公布号 CN102446856A 申请公布日期 2012.05.09
申请号 CN201110264514.4 申请日期 2011.08.31
申请人 富士通半导体股份有限公司 发明人 江间泰示;藤田和司;王纯志
分类号 H01L21/8238(2006.01)I;H01L21/265(2006.01)I;H01L27/092(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 李琳;张龙哺
主权项 一种制造半导体器件的方法,包括:利用暴露出第一区域的第一掩模,在半导体衬底的所述第一区域中离子注入第一导电类型的第一杂质;利用暴露出第二区域的第二掩模,在所述半导体衬底的所述第二区域中离子注入所述第一导电类型的第二杂质,所述第二杂质的扩散常数小于所述第一杂质或者小于所述第一杂质和抑制所述第一杂质扩散的第三杂质;激活所述第一杂质和所述第二杂质,以在所述第一区域中形成第一杂质层,并且在所述第二区域中形成第二杂质层;在形成有所述第一杂质层和所述第二杂质层的所述半导体衬底上方外延生长半导体层;在所述第一区域和所述第二区域中的所述半导体层上方形成第一栅极绝缘膜;利用暴露出所述第二区域的第三掩模,除去所述第二区域中的所述第一栅极绝缘膜;在所述第二区域中的所述半导体层上方形成比所述第一栅极绝缘膜薄的第二栅极绝缘膜;以及在所述第一栅极绝缘膜上方形成第一栅电极,并且在所述第二栅极绝缘膜上方形成第二栅电极。
地址 日本神奈川县横滨市