发明名称 |
半导体装置 |
摘要 |
本发明提供一种能够提高耐压并简化制造工序的半导体装置。半导体装置(1)具有形成有半导体元件(6)的元件区域(2)和形成于元件区域(2)外周的外周区域(3)。半导体装置(1)具有:n-型漂移区域(12),其形成于元件区域(2)和外周区域(3);多个p-型柱状区域(13),其形成于元件区域(2)的n-型漂移区域(12);多个p-型柱状耐压提高区域(23n),其形成于外周区域(3)的n-型漂移区域(12);以及多个电场缓和区域(24n),其形成于p-型柱状区域(23n)的上部,电场缓和区域(24n)与相邻的电场缓和区域(24n)之间的间隔(Sn)在外周区域(3)的内侧和外侧不同。 |
申请公布号 |
CN101964343B |
申请公布日期 |
2012.05.09 |
申请号 |
CN201010236329.X |
申请日期 |
2010.07.21 |
申请人 |
三垦电气株式会社 |
发明人 |
大森宽将 |
分类号 |
H01L27/04(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/77(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L27/04(2006.01)I |
代理机构 |
北京三友知识产权代理有限公司 11127 |
代理人 |
黄纶伟;马建军 |
主权项 |
一种半导体装置,该半导体装置具有形成有半导体元件的元件区域和形成于所述元件区域外周的外周区域,其特征在于,该半导体装置具有:第1导电型的第1导电型区域,其形成于所述元件区域和所述外周区域;第2导电型的多个第1柱状区域,其形成于所述元件区域的第1导电型区域;第2导电型的多个第2柱状区域,其形成于所述外周区域的第1导电型区域;以及第2导电型的多个电场缓和区域,其形成于所述多个第2柱状区域的上部,所述电场缓和区域与相邻的电场缓和区域之间的间隔在所述外周区域的内侧和外侧不同。 |
地址 |
日本埼玉县 |