发明名称 |
一种减小MOS IO器件GIDL效应的方法 |
摘要 |
本发明提供的减小MOS IO器件GIDL效应的方法,在具备偏移隔离层的制程中,在多晶硅栅刻蚀形成后,先进行IO器件的源漏扩展区的离子注入,然后进行多晶硅氧化和沉积偏移隔离层。MOS IO器件源漏扩展区离子注入后,进行多晶硅氧化和偏移隔离层沉积,这一热效应制程使得MOS IO源漏扩展区节变成比较缓变节,从而不容易发生BTBT(bandtobandtunneling)漏电流,减小了MOS IO器件的GIDL效应,从而降低器件的漏电流。 |
申请公布号 |
CN102446771A |
申请公布日期 |
2012.05.09 |
申请号 |
CN201110356254.3 |
申请日期 |
2011.11.11 |
申请人 |
上海华力微电子有限公司 |
发明人 |
谢欣云;黄晓橹;陈玉文 |
分类号 |
H01L21/336(2006.01)I;H01L21/265(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
上海新天专利代理有限公司 31213 |
代理人 |
王敏杰 |
主权项 |
一种减小MOS IO器件DIDL效应的方法,其特征在于,在偏移间隔制程中,形成多晶硅栅后,进行源漏扩展区的离子注入,具体步骤包括:步骤1,在硅基底上刻蚀形成IO器件的多晶硅栅;步骤2,光阻材料将硅衬底覆盖,并对光刻胶进行刻蚀将IO器件多晶硅栅及IO器件多晶硅栅两侧源漏扩展区预制备区暴露出来;步骤3,对暴露出的源漏扩展区预制备区进行轻掺杂和离子注入,形成源漏扩展区;离子注入能量不打穿IO器件多晶硅栅;步骤4,去除剩余光阻材料,对IO器件的多晶硅栅进行氧化,在所述多晶硅栅两侧和顶部形成氧化层;步骤5,在IO器件多晶硅栅的氧化层外侧沉积形成偏移隔离层。 |
地址 |
201210 上海市浦东新区张江高科技园区高斯路568号 |