| 发明名称 | 全板镀金板的制作工艺 | ||
| 摘要 | 本发明公开了一种全板镀金板的制作工艺，包括以下步骤：a.在电路板上一次性做出具有镀金区域和非镀金区域的所有板内图形；b.在做好所有板内图形的整板电路板上沉覆上一层厚度为0.3um～0.8um的金属导电层；c.在沉覆有金属导电层上的非镀金区域上贴上保护干膜以保护非镀金区域，而裸露出沉覆有金属导电层的镀金区域；d.利用沉覆的金属导电层导电，在电路板上的镀金区域进行镀金；e.用3％-5％的NaOH冲洗浸泡2-5min去掉非镀金区域上的保护干膜；f.采用过硫酸钠溶液微蚀去掉非镀金区域上沉覆的金属导电层。本发明能够克服现有技术镀金渗镀、蚀刻不净、镀金质量差、镀金区域塌陷和工艺局限性的缺陷。 | ||
| 申请公布号 | CN102026491B | 申请公布日期 | 2012.05.09 |
| 申请号 | CN201010577086.6 | 申请日期 | 2010.12.07 |
| 申请人 | 深南电路有限公司 | 发明人 | 刘宝林;王成勇;武凤伍;罗斌;崔荣 |
| 分类号 | C25D5/02(2006.01)I;H05K3/18(2006.01)I;H05K3/24(2006.01)I | 主分类号 | C25D5/02(2006.01)I |
| 代理机构 | 深圳市博锐专利事务所 44275 | 代理人 | 张明 |
| 主权项 | 一种全板镀金板的制作工艺，其特征在于，包括以下步骤：a.在电路板上一次性做出具有镀金区域和非镀金区域的所有板内图形；b.在做好所有板内图形的整板电路板上沉覆上一层厚度为0.3μm～0.8μm的金属导电层，沉覆的所述金属导电层为薄铜层；c.在沉覆有金属导电层上的非镀金区域上贴上保护干膜以保护非镀金区域，而裸露出沉覆有金属导电层的镀金区域；d.利用沉覆的金属导电层导电，在电路板上的镀金区域进行镀金；e.用3％‑5％的NaOH冲洗浸泡2‑5min去掉非镀金区域上的保护干膜；f.采用过硫酸钠溶液微蚀去掉非镀金区域上沉覆的金属导电层。 | ||
| 地址 | 518053 广东省深圳市南山区侨城东路99号 | ||