半导体存储器

摘要

本发明涉及半导体存储器，该半导体存储器具有参考放大器和高速上升电路，该参考放大器按照表示激活的使能信号生成表示用于进行逻辑电平的判定的阈值的参考电压并将其经由参考电压供给线供给到读出放大器，该高速上升电路具有：第1FET，在使能信号表示非激活的情况下成为导通状态，将规定的第1电压施加在第1线；第2FET，在参考电压供给线的电压比栅极阈值电压高时为导通状态，将接地电位施加于上述第1线；第3FET，在使能信号表示激活的情况下为导通状态，输出第1电压；第4FET，在第1线处于接地电位的状态的期间为截止状态而在对第1线施加第1电压的情况下为导通状态，将从第3FET输出的第1电压供给到参考电压供给线。

主权项

一种半导体存储器，具备输出具有逻辑电平的信息数据的读出放大器，该逻辑电平与按照读取信号发送到存储单元的数据线的电流值与规定阈值的大小比较结果对应，该半导体存储器的特征在于，具备：控制部，其输出表示激活状态和非激活状态中的任一方的使能信号；参考放大器，其在上述使能信号从非激活状态转变为激活状态时，生成具有与上述规定阈值相等的电压值的参考电压，并将该参考电压经由参考电压供给线供给到上述读出放大器；及高速上升驱动部，其具有：第1FET，其在上述使能信号表示非激活状态的情况下为导通状态，将规定的第1电压施加在第1线；第2FET，其在上述参考电压供给线的电压比栅极阈值电压高的情况下为导通状态，将接地电位施加于上述第1线；第3FET，其在上述使能信号表示激活状态的情况下为导通状态，输出上述第1电压；第4FET，其在上述第1线处于接地电位的状态的期间为截止状态，而在对上述第1线施加上述第1电压的情况下为导通状态，将从上述第3FET输出的上述第1电压供给到上述参考电压供给线。