发明名称 |
一种利用上掩膜实现高性能铜互连的方法 |
摘要 |
本发明公开了一种利用上掩膜实现高性能铜互连的方法,包括一存在金属互连层的半导体基底,其中,于半导体基底的金属互连层上形成一复合结构,由下到上依次是刻蚀停止层、介质层、上覆层、刻蚀调整层和掩膜层,刻蚀调整层为低介电常数材料薄膜。本发明的有益效果是:通过本发明的工艺流程和方法,利用添加的低介电常数材料刻蚀深度调整层,对铜互连线沟槽的深度进行选择性改变,从而使符合条件的特定区域的铜互连线方块电阻降低,从而实现选择性降低芯片互连电阻的目的。经过本发明的运用,可以在不改变整体铜互连深度,不增大工艺难度,不缩小工艺窗口的前提下,最大程度的降低互联电阻,从而降低芯片的信号延迟,降低损耗,提高芯片整体性能。 |
申请公布号 |
CN102446843A |
申请公布日期 |
2012.05.09 |
申请号 |
CN201110359760.8 |
申请日期 |
2011.11.15 |
申请人 |
上海华力微电子有限公司 |
发明人 |
张亮;胡友存;姬峰;李磊;陈玉文 |
分类号 |
H01L21/768(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
上海新天专利代理有限公司 31213 |
代理人 |
王敏杰 |
主权项 |
一种利用上掩膜实现高性能铜互连的方法,包括一存在金属互连层的半导体基底,其特征在于,包括如下具体步骤:步骤a、于所述半导体基底的金属互连层上形成一复合结构,所述复合结构由下到上依次是刻蚀停止层、介质层、上覆层、刻蚀调整层和掩膜层,所述刻蚀调整层为低介电常数材料薄膜;步骤b、对所述复合结构进行刻蚀,于所述掩膜层形成金属互联结构的图案并使刻蚀停止于所述刻蚀调整层;步骤c、于所述金属互联结构图案中,将预定需要加深的区域的所述刻蚀调整层去除;步骤d、于所述金属互连结构图案中预定形成通孔的位置进行光刻和部分刻蚀,使所述复合结构上形成预定深度的通孔图案;步骤e、对所述复合结构进行刻蚀,以形成所述金属互联结构图案勾勒的沟槽与通孔;步骤f、于所述沟槽和通孔内镶嵌金属,使所述金属充满所述沟槽和通孔;步骤g、平整所述复合结构表面。 |
地址 |
201210 上海市浦东新区张江高科技园区高斯路568号 |