发明名称 跨异步时钟域的并串数据流实时转换传输方法和装置
摘要 本发明公开一种跨异步时钟域的并串数据流实时转换传输方法和装置,包括并行数据同步器,用于在与串行数据输出器同步的串行时钟CLKS,以及串行时序控制器发出的使能控制信号CS的控制下,实时周期性抓取与时钟CLKP同步的数据流数据到并行数据同步器中存储;串行时序控制器,用于周期性在时钟CLKS的时钟域里对时钟CLKP的时钟进行监测,判别时钟CLKP的不定态;当判别抓取时刻处于时钟CLKP的不定态的时间区段之间时,串行时序控制器周期性调整抓取时刻,直至抓取时刻处于时钟CLKP的定态的时间区段中;串行数据输出器,串行时序控制器的控制下,读取并行数据同步器的数据流数据并串行输出。其具有简单可靠等特点,实用性好,较利于在大规模集成电路中应用。
申请公布号 CN102447477A 申请公布日期 2012.05.09
申请号 CN201010508429.3 申请日期 2010.10.15
申请人 珠海全志科技股份有限公司 发明人 陈传著
分类号 H03M9/00(2006.01)I 主分类号 H03M9/00(2006.01)I
代理机构 广东国欣律师事务所 44221 代理人 刘军
主权项 一种跨异步时钟域的并串数据流实时转换传输方法,其特征在于,包括下列步骤:与串行时钟信号CLKS同步的并行数据同步器,在与串行数据输出器同步的串行时钟信号CLKS,以及串行时序控制器发出的使能控制信号CS的控制下,实时周期性循环地采样抓取与并行时钟信号CLKP同步的数据流数据到并行数据同步器中存储的步骤;所述串行时序控制器周期性循环地在串行时钟信号CLKS的时钟域里对并行时钟信号CLKP的时钟进行监测,判别所述并行时钟信号CLKP时钟域的不定态;当判别抓取时刻处于并行时钟信号CLKP的不定态的时间区段之间时,所述串行时序控制器周期性循环地调整抓取时刻,直至抓取时刻处于并行时钟信号CLKP的定态的时间区段中的步骤;在串行时序控制器的控制下,串行数据输出器串行读取所述并行数据同步器的所述数据流数据并串行输出的步骤。
地址 519080 广东省珠海市软件园路1号生产加工中心4号楼四层1单元