发明名称 半导体器件及制造半导体器件的方法
摘要 本发明公开半导体器件及其制造方法。第一晶体管包括:第一导电类型的第一杂质层,形成在半导体衬底的第一区域中;第一外延半导体层,形成在第一杂质层上;第一栅极绝缘膜,形成在第一外延半导体层上;第一栅极电极,形成在第一栅极绝缘膜上;及第二导电类型的第一源极区/漏极区,形成在第一区域内第一外延半导体层和半导体衬底中。第二晶体管包括:第一导电类型的第二杂质层,形成在半导体衬底的第二区域中;第二外延半导体层,形成在第二杂质层上,并比第一外延半导体层薄;第二栅极绝缘膜,形成在第二外延半导体层上;第二栅极电极,形成在第二栅极绝缘膜上;及第二导电类型的第二源极区/漏极区,形成在第二区域内第二外延半导体层和半导体衬底中。
申请公布号 CN102446768A 申请公布日期 2012.05.09
申请号 CN201110264433.4 申请日期 2011.08.31
申请人 富士通半导体股份有限公司 发明人 江间泰示;藤田和司
分类号 H01L21/336(2006.01)I;H01L29/36(2006.01)I;H01L29/10(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 张浴月;张志杰
主权项 一种制造半导体器件的方法,包括如下步骤:在半导体衬底的第一区域和第二区域中离子注入第一导电类型的第一杂质;激活所述第一杂质,以在所述第一区域和所述第二区域中形成第一杂质层;在形成有所述第一杂质层的所述半导体衬底上方外延生长半导体层;在所述半导体层上方形成暴露出所述第一区域且覆盖所述第二区域的掩模;利用所述掩模,部分地除去所述第一区域中的所述半导体层;在所述掩模被除去之后,在所述半导体层上方形成第一栅极绝缘膜;以及在所述第一区域中的所述第一栅极绝缘膜上方形成第一栅极电极,并且在所述第二区域中的所述第一栅极绝缘膜上方形成第二栅极电极。
地址 日本神奈川县横滨市