发明名称 层叠型陶瓷电子元器件的制造方法
摘要 本发明提供一种多层陶瓷基板的制造方法,所述制造方法是在未烧结陶瓷层叠体的主表面上配置了在烧成时未烧结的约束层的状态下进行烧成,然后将约束层除去,若增大约束层所产生的约束力,则难以除去约束层,若能轻易地除去约束层,则约束力减小。在未烧结陶瓷层叠体(12)中,形成包含银为主要成分的导体图案(5~9),并层叠第一基材层(1)及第二基材层(2)。沿着未烧结陶瓷层叠体(12)的至少一侧主表面配置第二基材层(2),并配置约束层(10、11)以与第二基材层(2)相接。不依靠减小约束层所包含的难烧结性陶瓷粉末的粒径的方法,而是通过使第二基材层(2)具有比第一基材层(1)在烧成时更易于银扩散的组成来降低玻璃软化点,从而提高约束力。
申请公布号 CN101683010B 申请公布日期 2012.05.09
申请号 CN200980000320.4 申请日期 2009.02.18
申请人 株式会社村田制作所 发明人 近川修;池田哲也
分类号 H05K3/46(2006.01)I;H01G4/12(2006.01)I;H01G4/30(2006.01)I 主分类号 H05K3/46(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 侯颖媖
主权项 一种层叠型陶瓷电子元器件的制造方法,其特征在于,包括:第一工序,所述第一工序制造未烧结陶瓷层叠体,所述未烧结陶瓷层叠体包括:第一基材层,所述第一基材层具有包含Ag为主要成分的第一导体图案,并包含第一低温烧结性陶瓷粉末;以及第二基材层,所述第二基材层具有包含Ag为主要成分的第二导体图案,并包含第二低温烧结性陶瓷粉末,并且具有在烧成时比所述第一基材层更易于所述Ag扩散的组成,所述第二基材层沿所述未烧结陶瓷层叠体的至少一侧主表面配置;第二工序,所述第二工序配置约束层以使其与所述未烧结陶瓷层叠体的所述第二基材层相接,所述约束层包含在所述第一及第二低温烧结性陶瓷粉末的烧结温度下未烧结的难烧结性陶瓷粉末;第三工序,所述第三工序将配置了所述约束层的所述未烧结陶瓷层叠体在所述第一及第二低温烧结性陶瓷粉末的烧结温度下进行烧成,由此得到层叠型陶瓷电子元器件;以及第四工序,所述第四工序从所述层叠型陶瓷电子元器件中除去所述约束层,在所述未烧结陶瓷层叠体中,所述第一低温烧结性陶瓷粉末包含第一玻璃粉末,第二低温烧结性陶瓷粉末包含第二玻璃粉末,在所述第一工序中,为了使所述第二基材层具有比所述第一基材层更易于所述Ag扩散的组成,使所述第二玻璃粉末中的B2O3的量多于所述第一玻璃粉末中的B2O3的量。
地址 日本京都府