发明名称 一种深度包检测方法
摘要 本发明涉及一种深度包检测方法,其步骤为,建立现场可编程门阵列(FPGA)模块所述FPGA模块连接三相式内容寻址存储器(TCAM)接收待测数据包负载并对关键字进行匹配,所述TCAM中支持关键字的匹配长度为M。1)分割关键字,所述关键字分割长度N按照N=M/2进行分割;2)根据关键字偏移位置和结束位置满足的设定条件重组步骤1)中所述关键字,得到该关键字匹配规则;3)将分割重组后的关键字存入TCAM和SRAM存储器中,完成关键字预处理;4)FPGA模块提取数据包负载,对所述负载进行分割重组处理,处理完成后FPGA将结果送入TCAM存储器进行匹配,并将匹配结果返回FPGA模块;5)FPGA通过读取SRAM存储器内的匹配地址将对应的数据包的处理操作方式返回FPGA模块,输出数据包数据。
申请公布号 CN102437937A 申请公布日期 2012.05.02
申请号 CN201110452443.0 申请日期 2011.12.29
申请人 北京锐安科技有限公司 发明人 岳培培;李树佳;刘钧凯
分类号 H04L12/26(2006.01)I 主分类号 H04L12/26(2006.01)I
代理机构 北京君尚知识产权代理事务所(普通合伙) 11200 代理人 余功勋
主权项 一种深度包检测方法,其步骤为,1)建立现场可编程门阵列(FPGA)模块用于接收待测数据包,所述FPGA模块连接一三相式内容寻址存储器(TCAM)用于接收待测数据包负载并对关键字进行匹配,所述TCAM中支持关键字的匹配长度为M,;2)在FPGA模块外连接一静态随机存储器(SRAM);3)分割关键字,所述关键字分割长度N按照N=M/2进行分割;4)根据关键字偏移位置和结束位置满足的设定条件重组步骤3)中所述关键字,得到该关键字匹配规则;5)将分割重组后的关键字存入TCAM和SRAM存储器中,完成关键字预处理;6)FPGA模块提取数据包负载,对所述负载进行分割重组处理,处理完成后FPGA将结果送入TCAM存储器进行匹配,并将匹配结果返回FPGA模块;7)FPGA通过读取SRAM存储器内的匹配地址将对应的数据包的处理操作方式返回FPGA模块,输出数据包数据。
地址 100044 北京市海淀区中关村南大街乙56号方圆大厦9层