发明名称 |
存储器位单元 |
摘要 |
本发明涉及一种包括若干存储器位单元的集成电路芯片。每一位单元包括:一具有一感应节点的锁存器;一具有一有效饱和操作区域的编程晶体管;及一熔丝,其于所述熔丝的一第一端子处连接至所述编程晶体管。可于所述熔丝的一第二端子处将一编程电压供应至所述熔丝;且将一逻辑门电路连接至所述编程晶体管的栅极。所述逻辑门电路以所述编程电压操作,以便在编程所述熔丝时,所述逻辑门电路在所述有效饱和区域内驱动所述编程晶体管。所述位单元还包括一具有不多于一个晶体管的熔丝感应电路。所述有效饱和区域内的操作允许所述编程晶体管为小型的。结合使用不多于一个的感应晶体管,实现了所述芯片上所述位单元面积的显著减小。 |
申请公布号 |
CN101976579B |
申请公布日期 |
2012.05.02 |
申请号 |
CN201010543270.9 |
申请日期 |
2005.06.21 |
申请人 |
高通股份有限公司 |
发明人 |
格雷戈里·A·乌维加拉 |
分类号 |
G11C17/18(2006.01)I;G11C17/16(2006.01)I |
主分类号 |
G11C17/18(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
宋献涛 |
主权项 |
一种存储器位单元,其包括:一具有一感应节点的锁存电路;一具有一熔丝的熔丝编程电路,所述熔丝具有一连接至一编程电压的第一端子;一具有不多于一个晶体管的熔丝感应电路,所述熔丝感应电路具有一连接至所述感应节点且于所述熔丝的一第二端子处连接至所述熔丝的单个感应晶体管;及一具有一箝位晶体管的箝位电路,所述箝位晶体管于所述熔丝的所述第一端子处连接至所述熔丝且连接至所述编程电压,其中:当所述单个感应晶体管及所述箝位晶体管接通时,给所述感应节点上的一预充电提供一经过所述熔丝的接地路径;当所述熔丝处于一熔断状态时,所述感应节点保持高;及当所述熔丝处于一未熔断状态时,所述感应节点变低。 |
地址 |
美国加利福尼亚州 |